(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2000-150669

(P2000-150669A)

(43)公開日 平成12年5月30日(2000.5.30)

(51) Int.Cl.7		識別記号	FΙ			テーマコート*(参考)
H01L	21/8238		H01L	27/08	321D	4M104
•	27/092			21/28	301D	5 F O 4 O
	21/28	301		29/78	301G	5 F O 4 8
	29/78				301S	

審査請求 未請求 請求項の数25 OL (全 33 頁)


(21) 出願番号	特願平10-326973	(71) 出願人	000003078
			株式会社東芝
(22)出顧日	平成10年11月17日(1998.11.17)	:	神奈川県川崎市幸区堀川町72番地
		(72)発明者	育木 伸俊
			神奈川県横浜市磯子区新杉田町8番地 株
•			式会社東芝横浜事業所内
		(72)発明者	大内 和也
			神奈川県横浜市磯子区新杉田町8番地 株
			式会社東芝横浜事業所内
		(74)代理人	
		(1, 1, 1, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2, 2,	弁理士 三好 秀和 (外7名)
)1-32
		1	

最終頁に続く

(54) 【発明の名称】 半導体集積回路及びその製造方法

(57)【要約】

【課題】 MISFETのゲート電極にドーピングされた不純物のチャネル形成領域側への漏れを防止し、また不純物の濃度を全域にわたって充分に確保し、安定した閾値電圧を得ることができる半導体集積回路を提供する。シリサイド電極の抵抗値を減少させることができる半導体集積回路を提供する。



【特許請求の範囲】

【請求項1】 半導体基板上にゲート絶縁膜を介して設けられたゲート電極のゲート絶縁膜側の第1領域が種類の異なる少なくとも第1四族元素及び第2四族元素で形成され、前記ゲート電極のゲート絶縁膜から離間された第2領域が前記第1四族元素で形成された絶縁ゲート型電界効果トランジスタを備えたことを特徴とする半導体集積回路。

【請求項2】 前記ゲート電極の第1領域は、第2四族元素の組成比をゲート絶縁膜からの距離に応じて連続的に減少させたことを特徴とする請求項1に記載の半導体集積回路。

【請求項3】 前記ゲート電極の第1領域は、第2四族元素の組成比をゲート絶縁膜からの距離に応じて段階的に減少させたことを特徴とする請求項1に記載の半導体集積回路。

【請求項4】 半導体基板上にゲート絶縁膜を介して設けられたゲート電極のゲート絶縁膜側の第1領域が種類の異なる少なくとも第1四族元素及び第2四族元素で形成され、前記ゲート電極のゲート絶縁膜から離間された第2領域が前記第1四族元素で形成された絶縁ゲート型電界効果トランジスタであって、

前記ゲート電極の第2領域に接して形成され、前記第2四族元素が実質的に含まれないシリサイド電極をさらに備えたことを特徴とする半導体集積回路。

【請求項5】 前記ゲート電極の第1四族元素はSiであり、

前記ゲート電極の第2四族元素はGeであり、

前記シリサイド電極はGeが実質的に含まれないCoSiy層 又はTiSiy層であることを特徴とする請求項4に記載の 半導体集積回路。

【請求項6】 前記ゲート電極の第1領域はSiで形成されたゲート電極の場合に発生するゲート空乏層の幅よりも厚いことを特徴とする請求項5に記載の半導体集積回路。

【請求項7】 前記ゲート電極の第1領域はGeの組成比を少なくとも0.1以上に設定したことを特徴とする請求項6に記載の半導体集積回路。

【請求項8】 前記ゲート電極には少なくともBが含まれることを特徴とする請求項7に記載の半導体集積回路。

【請求項9】 前記ゲート電極には少なくともAsが含まれることを特徴とする請求項7に記載の半導体集積回路。

【請求項10】 前記ゲート電極の第1四族元素はSiであり、

前記ゲート電極の第2四族元素はCであり、

前記シリサイド電極はCが実質的に含まれないCoSiy層又はTiSiy層であることを特徴とする請求項4に記載の半導体集積回路。

2

【請求項11】 半導体基板上にゲート絶縁膜を介して設けられたゲート電極のゲート絶縁膜側の第1領域が種類の異なる少なくとも第1四族元素及び第2四族元素で形成され、前記ゲート電極のゲート絶縁膜から離間された第2領域が少なくとも前記第1四族元素、第2四族元素及び金属を含む多元化合物で形成された絶縁ゲート型電界効果トランジスタであって、

前記ゲート電極の第2領域に接して形成され、前記第1 四族元素及び金属を含み、前記第2四族元素が実質的に 含まれないシリサイド電極をさらに備えたことを特徴と する半導体集積回路。

【請求項12】 半導体基板上にゲート絶縁膜を介して設けられたゲート電極と、このゲート電極の両側の前記 半導体基板に設けられたソース電極及びドレイン電極と を有する絶縁ゲート型電界効果トランジスタを備えた半 導体集積回路の製造方法において、

種類の異なる少なくとも第1四族元素及び第2四族元素 でゲート絶縁膜側に形成された第1領域と、前記第1四 族元素で前記ゲート絶縁膜から離間されて形成された第 2領域とを有するゲート電極を形成する工程と、

前記ゲート電極の第2領域の少なくとも一部をシリサイ ド化してシリサイド電極を形成する工程と、

を備えたことを特徴とする半導体集積回路の製造方法。

【請求項13】 半導体基板上にゲート絶縁膜を介して設けられたゲート電極と、このゲート電極の両側の前記半導体基板に設けられたソース電極及びドレイン電極とを有する絶縁ゲート型電界効果トランジスタを備えた半導体集積回路の製造方法において、

種類の異なる少なくとも第1四族元素及び第2四族元素でゲート絶縁膜側に形成された第1領域と、前記第1四族元素で前記ゲート絶縁膜から離間されて形成された第2領域とを有する、第1チャネル導電型の第1ゲート電極を形成し、前記第1チャネル導電型とは反対導電型の第2チャネル導電型の第2ゲート電極を形成する工程と、

前記第1ゲート電極に第1導電型不純物を導入し、前記第2ゲート電極に第2導電型不純物を導入する工程と、前記第1ゲート電極、第2ゲート電極のそれぞれの第2領域の少なくとも一部をシリサイド化してシリサイド電極を形成する工程と、

を備えたことを特徴とする半導体集積回路の製造方法。

【請求項14】 前記第1ゲート電極に第1導電型不純物を導入する工程は第1チャネル導電型の絶縁ゲート型電界効果トランジスタにおいてソース電極又はドレイン電極である主電極を形成する第1導電型不純物の導入工程と同一工程であり、

前記第2ゲート電極に第2導電型不純物を導入する工程は第2チャネル導電型の絶縁ゲート型電界効果トランジスタにおいてソース電極及びドレイン電極である主電極を形成する第2導電型不純物の導入工程と同一工程であ

ることを特徴とする請求項13に記載の半導体集積回路 の製造方法。

【請求項15】 第1導電型の半導体領域と、

前記半導体領域上の第1領域が種類の異なる少なくとも 第1四族元素及び第2四族元素で形成され、前記半導体 領域から離間された第2領域が第1四族元素で形成され たエピタキシャル成長層と、

前記エピタキシャル成長層の第2領域上のシリサイド電極と、

を備えたことを特徴とする半導体集積回路。

【請求項16】 前記半導体領域は絶縁ゲート型電界効果トランジスタのソース電極又はドレイン電極として使用される主電極であり、

前記エピタキシャル成長層はエレベーテッドソース電極 又はエレベーテッドドレイン電極として使用されるエレ ベーテッド電極であることを特徴とする請求項15に記 載の半導体集積回路。

【請求項17】 前記エレベーテッド電極の第1四族元素はSiであり、

前記エレベーテッド電極の第2四族元素はGeであり、 前記シリサイド電極はGeが実質的に含まれないCoSiy層 又はTiSiy層であることを特徴とする請求項16に記載 の半導体集積回路。

【請求項18】 前記エレベーテッド電極の第1領域は Geの組成比を少なくとも0.1以上に設定し、

前記第1領域の半導体領域からの厚さが少なくとも2nm に設定されたことを特徴とする請求項17に記載の半導 体集積回路。

【請求項19】 前記エレベーテッド電極には少なくともBが含まれることを特徴とする請求項18に記載の半導体集積回路。

【請求項20】 前記エレベーテッド電極には少なくともAsが含まれることを特徴とする請求項18に記載の半導体集積回路。

【請求項21】 前記エレベーテッド電極の第1四族元素はSiであり、

前記エレベーテッド電極の第2四族元素はCであり、 前記シリサイド電極はCが実質的に含まれないCoSiy層又 はTiSiy層であることを特徴とする請求項16に記載の 半導体集積回路。

【請求項22】 絶縁ゲート型電界効果トランジスタの ソース電極又はドレイン電極である主電極を形成する工 程と、

前記主電極上に種類の異なる少なくとも第1四族元素及び第2四族元素で形成された第1領域と、前記主電極から離間されて第1四族元素で形成された第2領域とを有するエレベーテッド電極を形成する工程と、

前記エレベーテッド電極の第2領域の少なくとも一部を シリサイド化してシリサイド電極を形成する工程と、 を備えたことを特徴とする半導体集積回路の製造方法。 4

【請求項23】 半導体基板上にゲート絶縁膜を介して 設けられたゲート電極のゲート絶縁膜側の第1領域が種 類の異なる少なくとも第1四族元素及び第2四族元素で 形成され、前記ゲート電極のゲート絶縁膜から離間され た第2領域が前記第1四族元素で形成された絶縁ゲート 型電界効果トランジスタであって、

前記絶縁ゲート型電界効果トランジスタのソース電極又はドレイン電極である主電極上の第1領域が種類の異なる少なくとも第1四族元素及び第2四族元素で形成さ

れ、前記主電極から離間された第2領域が第1四族元素 で形成されたエレベーテッド電極と、

前記ゲート電極の第2領域に接して形成され、前記第2四族元素が実質的に含まれない第1シリサイド電極と、前記エレベーテッド電極の第2領域に接して形成され、前記第2四族元素が実質的に含まれない第2シリサイド電極と、をさらに備えたことを特徴とする半導体集積回路。

【請求項24】 半導体基板上にゲート絶縁膜を介して設けられたゲート電極と、このゲート電極の両側の前記20 半導体基板に設けられたソース電極及びドレイン電極とを有する絶縁ゲート型電界効果トランジスタを備えた半導体集積回路の製造方法において、

種類の異なる少なくとも第1四族元素及び第2四族元素 でゲート絶縁膜側に形成された第1領域と、前記第1四 族元素で前記ゲート絶縁膜から離間されて形成された第 2領域とを有するゲート電極を形成する工程と、

前記ソース電極又はドレイン電極である主電極上に種類の異なる少なくとも第1四族元素及び第2四族元素で形成された第1領域と、前記主電極から離間されて前記第1四族元素で形成された第2領域とを有するエレベーテッド電極のそれぞれを形成する工程と、

前記ゲート電極の第2領域の少なくとも一部をシリサイド化して第1シリサイド電極を形成するとともに、前記エレベーテッド電極の第2領域の少なくとも一部をシリサイド化して第2シリサイド電極を形成する工程と、

を備えたことを特徴とする半導体集積回路の製造方法。

【請求項25】 前記ゲート絶縁膜とゲート電極の第1 領域との間にはさらに第1領域の厚さよりも薄い膜厚の 第1四族元素の層又は第2四族元素の層を備えたことを 特徴とする請求項1、請求項4、請求項11のいずれか に記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集積回路及びその製造方法に関する。特に本発明は、種類の異なる少なくとも2種類以上の四族元素(IV族元素)の領域を有するゲート電極で絶縁ゲート型電界効果トランジスタを構築した半導体集積回路及びその製造方法に関する。さらに、本発明は、絶縁ゲート型電界効果トランジスタのソース電極又はドレイン電極として使用される主電極に

エレベーテッド電極を備えた半導体集積回路及びその製造方法に関する。

[0002]

【従来の技術】半導体集積回路を構築するMOSFET (Metal Oxide Simeconductor Field EffectTransistor) の微細化に伴い、MOSFETのゲート絶縁膜は薄膜化される傾向にある。さらに、微細化に伴う短チャネル効果を抑制するために、相補型MOSFETにおいてはデュアルゲート (dual gate) 電極構造が採用される傾向にある。デュアルゲート電極構造とは、nチャネルMOSFETのゲート電極をn型に設定し、pチャネルMOSFETのゲート電極をp型に設定した構造である。

【0003】デュアルゲート電極構造は、一般的に通常の相補型MOSFETの製造プロセスを利用し、製造工程数を増加させることなく形成される。すなわち、まず、nチャネルMOSFETにおいては、n型半導体領域のソース電極及びドレイン電極を形成するn型不純物のドーピングと同時に同一のn型不純物がゲート電極にドーピングされる。pチャネルMOSFETにおいては、p型半導体領域のソース電極及びドレイン電極を形成するp型不純物のドーピングと同時に同一のp型不純物がゲート電極にドーピングされる。ドーピングにはイオン注入法が使用される。そして、アニールが行われ、ドーピングされた不純物が拡散されるとともに活性化される。n型不純物がドーピングされたゲート電極はn型に設定され、p型不純物がドーピングされたゲート電極はp型に設定される。

【0004】さらに、MOSFETの微細化に伴い、MOSFETの ソース電極及びドレイン電極のシャロー化並びに低抵抗 化が要求されている。このシャロー化並びに低抵抗化に はエレベーテッド (elevated source drain又はraised source drain) 電極構造を採用することが最適である。 エレベーテッド電極構造は、単結晶Si基板表面部に形成 したソース電極(半導体領域)上、ドレイン電極(半導 体領域)上のそれぞれにエレベーテッド電極を積み重ね た電極構造である。エレベーテッド電極は単結晶Si基板 上に成長させたエピタキシャル成長層で形成され、ソー ス電極及びドレイン電極はエレベーテッド電極の形成後 にエレベーテッド電極を固体拡散源として単結晶Si基板 表面部に不純物を拡散することにより形成される。エレ ベーテッド電極構造においては、ソース電極及びドレイ ン電極が単結晶Si基板表面からの拡散で形成されるの で、浅い接合が形成できる。さらに、エレベーテッド電 極構造においては、ソース電極上にエレベーテッド電極 が、同様にドレイン電極上にエレベーテッド電極が各々 重ね合わされているので、電極の抵抗値を低減させるこ とができる。

[0005]

【発明が解決しようとする課題】しかしながら、前述の MOSFETを備えた半導体集積回路においては、以下の点に ついて配慮がなされていない。 6

【0006】(1)デュアルゲート電極構造の採用によ りnチャネルMOSFET、pチャネルMOSFETのそれぞれに個別 の問題が発生する。pチャネルMOSFETにおいては、浅い 接合のソース電極及びドレイン電極を形成するために、 イオン注入にはイオン注入分布を浅くできるBF2 (弗化 硼素) イオンが使用される。この場合、B(硼素) と同 時にイオン注入されるF (弗素) がゲート絶縁膜 (ゲー ト酸化膜)中に侵入し、このFがゲート絶縁膜中のBの拡 散を促進させてしまうので、ゲート電極から基板(チャ ネル形成領域)にBが突き抜けてしまう。微細化に伴う ゲート絶縁膜の薄膜化はこのようなBの突き抜けを助長 してしまう。仮にFが存在しなくてもゲート絶縁膜の薄 膜化によりBの突き抜けが発生する。このため、pチャネ ルMOSFETの閾値電圧を変動させてしまうので、半導体集 積回路の電気的信頼性を低下させてしまうという問題が あった。

【0007】一方、nチャネルMOSFETにおいては、同様 に浅い接合のソース電極及びドレイン電極を形成するた めに、イオン注入には拡散速度が遅いAs(砒素)イオン が使用される。製造工程数の増加を避けるためにはソー ス電極及びドレイン電極と同様にゲート電極にドーピン グされるn型不純物にはAsイオンが使用される。このAs イオンは、浅い接合のソース電極及びドレイン電極を形 成するには(ソース電極及びドレイン電極のシャロー化 を図るには) 適しているが、逆に拡散速度が遅いのでゲ ート電極全体に高濃度に拡散させることが難しく、ゲー ト電極のゲート絶縁膜側においてAs濃度が不充分にな る。特に、ソース電極及びドレイン電極のシャロー化の ためにアニール温度が低温化される傾向にあり、またア ニール時間が短時間化される傾向にあり、ゲート電極の ゲート絶縁膜側のAs濃度不足はより一層助長されてしま う。このため、実動作でゲート電極にゲートバイアスを 印加するとゲート電極内に空乏層が発生し、nチャネルM OSFETの閾値電圧を変動させてしまうので、半導体集積 回路の電気的信頼性を低下させてしまうという問題があ った。

【0008】(2)このように、半導体集積回路の電気的信頼性を低下させてしまうので、MOSFETの微細化の障害になり、半導体集積回路の集積化を実現することができないという問題があった。

【0009】(3)特開平4-25176号公報には、pチャネルMOSFETにおいてBの突き抜けを防止する発明が開示されている。この公報に開示された発明によれば、多結晶SiにGe等の不純物を含むゲート電極を形成し、このゲート電極にBをイオン注入法でドーピングすることにより、熱工程における多結晶Siのグレイン成長を抑制することができ、グレインに沿うBの拡散を抑えることができる。しかしながら、最近のゲート電極には低抵抗化のためにゲート電極上部をシリサイド化したシリサイド電極を形成する傾向にあり、このシリサイド電極にゲ

ート電極のGe等の不純物が含まれるとシリサイド電極の抵抗値が高くなってしまう。このため、MOSFETのスイッチング動作速度の高速化や低電源電圧化が実現できないという問題があった。

【0010】(4)エレベーテッド電極構造において、特にpチャネルMOSFETのソース電極及びドレイン電極を形成するp型不純物にはBが使用されており、このBは拡散速度がn型不純物としてのAsに比べて速い。このため、pチャネルMOSFETにおいて充分なシャロー化が得られないので、半導体集積回路の集積化を実現することが 10できないという問題があった。

【0011】(5)エレベーテッド電極構造において、エレベーテッド電極中のBの活性濃度を充分に得ることができないので、エレベーテッド電極の抵抗値が増加してしまう。このため、pチャネルMOSFETのスイッチング動作速度の高速化や低電源電圧化が実現できないという問題があった。

【0012】(6) エレベーテッド電極構造において、 低抵抗化のためにエレベーテッド電極にシリサイド電極 を形成する研究開発が進められている。しかしながら、 エレベーテッド電極とシリサイド電極との間の接触抵抗 値を充分に小さくすることができないので、MOSFETのス イッチング動作速度の高速化や低電源電圧化が実現でき ないという問題があった。

【0013】本発明は上記課題を解決するためになされ たものである。従って、本発明の第1の目的は、ゲート 電極にドーピングされた不純物のチャネル領域側への漏 れを防止することにより、安定した閾値電圧を得ること ができ、電気的信頼性を向上させることができる絶縁ゲ ート型電界効果トランジスタ(MISFET:Metal Insulator Semiconductor Field Effect Transistor) を備えた半 導体集積回路を提供することである。本発明の第2の目 的は、ゲート電極にドーピングされた不純物の濃度を全 域にわたって充分に確保し、ゲート電極の空乏層化を防 止することにより、安定した閾値電圧を得ることがで き、電気的信頼性を向上させることができるMISFETを備 えた半導体集積回路を提供することである。本発明の第 3の目的は、第1の目的並びに第2の目的を同時に達成 することができる半導体集積回路を提供することであ る。特に、本発明の第3の目的は、相補型MISFETのいず れのチャネル導電型のMISFETにおいても安定した閾値電 圧を得ることができ、電気的信頼性を向上させることが できる半導体集積回路を提供することである。本発明の 第4の目的は、第1乃至第3の目的の少なくともいずれ か1つの目的を達成しつつ、MISFETの微細化を図り、集 積度を向上させることができる半導体集積回路を提供す ることである。本発明の第5の目的は、第1乃至第3の 目的の少なくともいずれか1つの目的を達成しつつ、MI SFETのスイッチング動作速度の高速化並びに低電源電圧 化を実現することができ、回路動作速度の高速化並びに

8

低消費電力化を実現することができる半導体集積回路を 提供することである。特に本発明の第5の目的は、MISF ETのゲート電極に備えたシリサイド電極の抵抗値を減少 させることにより、MISFETのスイッチング動作速度の 速化並びに低電源電圧化を実現することができ、回路動 作速度の高速化並びに低消費電力化を実現することができる半導体集積回路を提供することである。本発明の第 6の目的は、第1乃至第5の目的の少なくともいずれか 1つの目的を達成しつつ、製造工程数を低減させることができる半導体集積回路の製造方法を提供することである。 特に、本発明の第6の目的は、相補型MISFETの製造 工程数を低減させることができる半導体集積回路の製造 方法を提供することである。

【0014】本発明の第7の目的は、エレベーテッド電 極を備えたMISFETのソース電極及びドレイン電極(主電 極)のシャロー化を図り、MISFETの微細化を実現するこ とにより、集積度を向上させることができる半導体集積 回路を提供することである。本発明の第8の目的は、第 7の目的を達成しつつ、エレベーテッド電極の低抵抗化 並びに低電源電圧化を実現し、回路動作速度の高速化並 びに低消費電力化を実現することができる半導体集積回 路を提供することである。本発明の第9の目的は、第7 又は第8の目的を達成しつつ、エレベーテッド電極とシ リサイド電極との接触抵抗値を減少させ、回路動作速度 の高速化並びに低消費電力化を実現することができる半 導体集積回路を提供することである。本発明の第10の 目的は、第7乃至第9の目的を達成しつつ、製造工程数 を低減させることができる半導体集積回路の製造方法を 提供することである。本発明の第11の目的は、第1万 至第10の目的の少なくとも2以上の目的を同時に達成 することができる半導体集積回路又は半導体集積回路の 製造方法を提供することである。

[0015]

【課題を解決するための手段】上記課題を解決するため に、この発明の第1の特徴は、半導体集積回路におい て、MISFETのゲート電極のゲート絶縁膜側の第1領域が 種類の異なる少なくとも第1四族元素及び第2四族元素 で形成され、ゲート電極のゲート絶縁膜から離間された 第2領域が第1四族元素で形成されたことである。ゲー ト電極の第1領域は第2四族元素の組成比をゲート絶縁 膜からの距離に応じて連続的に、又は第2四族元素の組 成比をゲート絶縁膜からの距離に応じて段階的に減少さ せることが好ましい。ゲート電極の第1四族元素にはS i、第2四族元素にはGe又はCが実用的に使用できる。ゲ ート電極の第1領域はSiで形成されたゲート電極の場合 に発生するゲート空乏層の幅よりも厚く形成されること が好ましい。第1領域のGeの組成比は実用的に少なくと も0.1以上に設定される。ゲート絶縁膜とゲート電極の 第1領域との間には第1領域の厚さよりも薄い膜厚例え ば1nm以下の膜厚の第1四族元素の層すなわちGeが実質

的に含まれないSi層又は第2四族元素の層すなわちSiが 実質的に含まれないGe層が存在してもよい。pチャネルM ISFETのゲート電極には少なくともBが含まれる。nチャ ネルMISFETのゲート電極には少なくともAsが含まれる。 このように構成される半導体集積回路においては、pチ ャネルMISFETの場合、ゲート電極のゲート絶縁膜側に第 2四族元素であるGe又はCが含まれるので、p型不純物で あるBの拡散速度を減少させ、Bのチャネル領域側への漏 れを防止することができる。従って、pチャネルMISFET の閾値電圧を安定化させることができ、半導体集積回路 の電気的信頼性を向上させることができる。さらに、n チャネルMISFETの場合、ゲート電極のゲート絶縁膜側に 第2四族元素であるGe又はCが含まれるので、n型不純物 であるAsの拡散速度を促進し、ゲート電極全域にわたっ てAsの不純物濃度を充分に確保することができる。従っ て、ゲート電極の空乏層化を防止することができ、nチ ャネルMISFETの閾値電圧を安定化させることができるの で、半導体集積回路の電気的信頼性を向上させることが できる。特に、デュアルゲート電極構造の相補型MISFET を備えた半導体集積回路においては、第1及び第2四族 20 元素を含む同一ゲート電極の使用でpチャネルMISFET、n チャネルMISFETのそれぞれの閾値電圧を同時に安定化さ せることができる。この結果、MISFETの微細化を実現す ることができ、半導体集積回路の集積度を向上させるこ とができる。

【0016】この発明の第2の特徴は、第1の特徴の半導体集積回路において、MISFETのゲート電極の第2領域に接して形成され、第2四族元素が実質的に含まれないシリサイド電極を備えたことである。シリサイド電極は第2四族元素であるGe又はCが実質的に含まれないシリサイド電極であり、シリサイド電極にはCoSiy層又はTiSiy層が実用的に使用できる。このように構成される半導体集積回路においては、シリサイド電極に第2四族元素が実質的に含まれないことでシリサイド電極の抵抗値を減少させることができ、MISFETのスイッチング動作速度の高速化並びに低電源電圧化を実現することができる。従って、半導体集積回路の回路動作速度の高速化並びに低消費電力化を実現することができる。

【0017】この発明の第3の特徴は、MISFETを備えた 半導体集積回路において、ゲート電極のゲート絶縁膜側 の第1領域が種類の異なる少なくとも第1四族元素及び 第2四族元素で形成され、ゲート電極のゲート絶縁膜か ら離間された第2領域が少なくとも第1四族元素、第2 四族元素及び金属を含む多元化合物で形成されたMISFET と、ゲート電極の第2領域に接して形成され、第1四族 元素及び金属を含み、第2四族元素が実質的に含まれな いシリサイド電極と、を備えたことである。このように 構成される半導体集積回路においては、MISFETのゲート 電極の第2領域が多元化合物であってもこの発明の第2 の特徴の半導体集積回路と同様の効果が得られる。 10

【0018】この発明の第4の特徴は、MISFETを備えた 半導体集積回路の製造方法において、下記工程を備えた ことである。

(1)種類の異なる少なくとも第1四族元素及び第2四 族元素でゲート絶縁膜側に形成された第1領域と、第1 四族元素でゲート絶縁膜から離間されて形成された第2 領域とを有する、MISFETのゲート電極を形成する工程。 (2) ゲート電極の第2領域の少なくとも一部をシリサ イド化してシリサイド電極を形成する工程。このような 半導体集積回路の製造方法においては、第1四族元素で 形成された第2領域の範囲内でシリサイド化を行いシリ サイド電極を形成したので、シリサイド電極には実質的 に第2四族元素 (例えばGe又はC) が含まれないシリサ イド電極を形成することができる。従って、製造工程数 を増加することなく、容易にシリサイド電極の抵抗値を 減少させることができる。なお、ゲート電極の第2領域 のすべてをシリサイド化し、シリサイド電極が直接ゲー ト電極の第1領域に接触してもよい。この場合のシリサ イド電極は、同様に実質的に第2四族元素を含まない。

【0019】この発明の第5の特徴は、MISFETを備えた 半導体集積回路の製造方法において、下記工程を備えた ことである。

(1)種類の異なる少なくとも第1四族元素及び第2四族元素でゲート絶縁膜側に形成された第1領域と、第1四族元素でゲート絶縁膜から離間されて形成された第2領域とを有する、第1チャネル導電型のMISFETの第1ゲート電極、及び第1チャネル導電型とは反対導電型の第2チャネル導電型のMISFETの第2ゲート電極を形成する工程。

(2)第1ゲート電極に第1導電型不純物を導入し、第2ゲート電極に第2導電型不純物を導入する工程。第1ゲート電極に第1導電型不純物を導入する工程は、製造工程数を減少させるために第1チャネル導電型のMISFETにおいてソース電極又はドレイン電極である主電極を形成する第1導電型不純物の導入工程と同一工程であることが好ましい。同様に、第2ゲート電極に第2導電型不純物を導入する工程は第2チャネル導電型のMISFETにおいてソース電極及びドレイン電極である主電極を形成する第2導電型不純物の導入工程と同一工程であることが好ましい。

(3) 第1ゲート電極、第2ゲート電極のそれぞれの第2領域の少なくとも一部をシリサイド化してシリサイド電極を形成する工程。このような半導体集積回路の製造方法においては、第1領域及び第2領域を有するゲート電極を相補型MISFETのそれぞれにおいて同一製造工程で形成し、デュアルゲート電極構造の相補型MISFETを形成することができるので、ゲート電極を相補型MISFETのそれぞれで別々に形成する場合に比べて製造工程数を減少させることができる。さらに、相補型MISFETのそれぞれ50においては、第1の特徴の半導体集積回路で得られる効

果並びに第4の特徴の半導体集積回路の製造方法で得られる効果と同一の効果を得ることができる。

【0020】この発明の第6の特徴は、半導体集積回路 において、第1導電型の半導体領域と、半導体領域上の 第1領域が種類の異なる少なくとも第1四族元素及び第 2四族元素で形成され、半導体領域から離間された第2 領域が第1四族元素で形成されたエピタキシャル成長層 と、エピタキシャル成長層の第2領域上のシリサイド電 極と、を備えたことである。半導体領域はMISFETのソー ス電極又はドレイン電極として使用される主電極であ り、エピタキシャル成長層はエレベーテッドソース電極 又はエレベーテッドドレイン電極として使用されるエレ ベーテッド電極である。エレベーテッド電極の第1四族 元素にはSiが、エレベーテッド電極の第2四族元素には Ge又はCが実用的に使用できる。好ましくは、エレベー テッド電極の第1領域はGeの組成比を少なくとも0.1以 上に設定し、第1領域の半導体領域からの厚さは少なく とも2nmに設定される。シリサイド電極はGe又はCが実質 的に含まれないCoSiy層又はTiSiy層であることが好まし い。相補型MISFETの場合、pチャネルMISFETの主電極上 に形成されるエレベーテッド電極には少なくともBが含 まれる。nチャネルMISFETの主電極上に形成されるエレ ベーテッド電極には少なくともAsが含まれる。このよう に構成される半導体集積回路においては、エピタキシャ ル成長層すなわちエレベーテッド電極の第1領域に含ま れる第2四族元素によりエレベーテッド電極内にドーピ ングされた不純物の拡散速度、特にp型不純物であるBの 拡散速度を減少させることができる。従って、エレベー テッド電極から拡散により形成される半導体領域の接合 深さを浅くすることができるので、ソース電極及びドレ イン電極(主電極)のシャロー化を実現することがで き、半導体集積回路の集積度を向上させることができ る。さらに、エレベーテッド電極内でのp型不純物の活 性濃度がSi中に比べて高くなり、エレベーテッド電極内 のキャリア濃度(ホール濃度)を高くすることができ る。従って、エレベーテッド電極の低抵抗化並びに低電 源電圧化を実現し、半導体集積回路の回路動作速度の高 速化並びに低消費電力化を実現することができる。さら に、シリサイド電極に第2四族元素が実質的に含まれな いことでシリサイド電極の抵抗値を減少させることがで き、MISFETのスイッチング動作速度の高速化並びに低電 源電圧化を実現することができる。従って、半導体集積 回路の回路動作速度の高速化並びに低消費電力化を実現 することができる。さらに、エレベーテッド電極のシリ サイド電極との接触部分に第2四族元素が含まれる場合 には、エレベーテッド電極とシリサイド電極との間のエ ネルギギャップを減少させ、ショットキー障壁の高さを 減少させることができるので、エレベーテッド電極とシ リサイド電極との間の接触抵抗値を減少させることがで きる。従って、半導体集積回路の回路動作速度の高速化 50 12

並びに低消費電力化を実現することができる。

【0021】この発明の第7の特徴は、半導体集積回路の製造方法において、下記工程を備えたことである。

- (1) 半導体基板主面部に半導体領域を形成する工程。
- (2)半導体領域上に種類の異なる少なくとも第1四族元素及び第2四族元素で形成された第1領域と、半導体領域から離間されて第1四族元素で形成された第2領域とを有するエピタキシャル成長層を形成する工程。
- (3) エピタキシャル成長層の第2領域の少なくとも一部をシリサイド化してシリサイド電極を形成する工程。このような半導体集積回路の製造方法においては、第1四族元素で形成された第2領域の範囲内でシリサイド電極を行いシリサイド電極を形成したので、シリサイド電極には実質的に第2四族元素(例えばGe又はC)が含まれないシリサイド電極を形成することができる。従って、製造工程数を増加することなく、容易にシリサイド電極の抵抗値を減少させることができる。なお、エピタキシャル成長層の第2領域のすべてをシリサイド化し、シリサイド電極が直接エピタキシャル成長層の第1領域に接触してもよい。この場合のシリサイド電極は、同様に実質的に第2四族元素を含まない。

【0022】この発明の第8の特徴は、半導体集積回路の製造方法において、下記工程を備えたことである。

- (1) MISFETのソース電極又はドレイン電極である主電極を形成する工程。
- (2) 主電極上に種類の異なる少なくとも第1四族元素 及び第2四族元素で形成された第1領域と、主電極から 離間されて第1四族元素で形成された第2領域とを有す るエレベーテッド電極(エピタキシャル成長層)を形成 する工程。
- (3) エレベーテッド電極の第2領域の少なくとも一部をシリサイド化してシリサイド電極を形成する工程。このような半導体集積回路の製造方法においては、第7の特徴の半導体集積回路の製造方法で得られる効果と同様の効果を得ることができる。

【0023】この発明の第9の特徴は、半導体集積回路において、ゲート電極のゲート絶縁膜側の第1領域が種類の異なる少なくとも第1四族元素及び第2四族元素で形成され、ゲート電極のゲート絶縁膜から離間された第2領域が第1四族元素で形成されたMISFETと、MISFETのソース電極又はドレイン電極である主電極上の第1領域が種類の異なる少なくとも第1四族元素及び第2四族元素で形成され、主電極から離間された第2領域が第1四族元素で形成されたエピタキシャル成長層のエレベーテッド電極と、ゲート電極の第2領域に接して形成され、第2四族元素が実質的に含まれない第1シリサイド電極と、エレベーテッド電極の第2領域に接して形成される集後と、エレベーテッド電極の第2領域に接して形成され、第2四族元素が実質的に含まれない第2シリサイド電極と、を備えたことである。このように構成される半導体集積回路においては、第1、第2、第6の特徴の半導体

集積回路のそれぞれで得られる効果を組み合わせた効果 を得ることができる。

【0024】この発明の第10の特徴は、半導体集積回路の製造方法において、下記工程を備えたことである。

(1)種類の異なる少なくとも第1四族元素及び第2四族元素でゲート絶縁膜側に形成された第1領域と、第1四族元素でゲート絶縁膜から離間されて形成された第2領域とを有する、MISFETのゲート電極、MISFETのソース電極又はドレイン電極である主電極上に種類の異なる少なくとも第1四族元素及び第2四族元素で形成された第1領域と、主電極から離間されて第1四族元素で形成された第2領域とを有するエレベーテッド電極のそれぞれを形成する工程。

(2) ゲート電極の第2領域の少なくとも一部をシリサイド化して第1シリサイド電極を形成するとともに、エレベーテッド電極の第2領域の少なくとも一部をシリサイド化して第2シリサイド電極を形成する工程。このような半導体集積回路の製造方法においては、第4、第7の特徴の半導体集積回路の製造方法のそれぞれで得られる効果を組み合わせた効果を得ることができる。

[0025]

【発明の実施の形態】以下、本発明の実施の形態を図面を参照し説明する。

【0026】 (第1の実施の形態)

<デバイス構造>図1は本発明の第1の実施の形態に係る半導体集積回路の相補型MISFET部分を示す断面構造図、図2は相補型MISFETの平面図である。図1及び図2に示すように、本実施の形態において半導体集積回路は単結晶Siからなる低不純物濃度のp型半導体基板1を主体に構成され、この半導体集積回路には論理回路や記憶回路を構築する相補型MISFETが搭載される。

【0027】相補型MISFETのnチャネルMISFETQnは、素子分離領域2で周囲を囲まれた領域内においてp型ウェル領域1Pの主面に形成される。このnチャネルMISFE TQnはチャネル形成領域として使用されるp型ウェル領域1P、ゲート絶縁膜3、ゲート電極(制御電極)4N、ソース電極、ドレイン電極のそれぞれとして使用される一対の主電極5を備える。

【0028】p型ウェル領域1Pは、半導体基板1の主面部に形成され、低い不純物濃度に設定される。素子分離領域2は、本実施の形態において、微細化に好適なSTI(Shallow Trench Isolation)で形成される。すなわち、素子分離領域2は、半導体基板1主面から深さ方向に向かって形成された溝と、この溝内に埋設され表面が平坦化された絶縁膜(例えば、Si02膜)で形成される。なお、素子分離領域2は、フィールド絶縁膜(LOCOS:Local Oxidation of Silicon)で形成してもよい。

【0029】図3(A)はnチャネルMISFETQnの詳細な要部断面構造図である。nチャネルMISFETQnのゲート絶縁膜3には例えば5nmの膜厚で形成されたSiO2膜が

14

使用される。ゲート絶縁膜3は、必ずしもSiO2膜には限定されず、窒化膜やオキシナイトライド膜等を使用することができる。

【0030】本実施の形態において、ゲート電極4Nは、ゲート絶縁膜3側にこのゲート絶縁膜3に接して形成された下層の第1領域4gと、ゲート絶縁膜3とは離間され第1領域4g上に形成された上層の第2領域4nとを備えて形成される。第1領域4gは、種類が異なる少なくもと2種類の四族元素で形成された領域である。本実施の形態において、第1領域4gは、四族元素であるGeとを有するSil-xGexで形成された領域である。第2領域4nは1種類の四族元素であるSiで形成された領域である。本実施の形態に係る相補型MISFETにおいてはデュアルゲート電極構造が採用されているので、nチャネルMISFETQnのゲート電極4Nにはn型不純物がドーピングされる。n型不純物にはAsが実用的に使用できる。

【0031】図1に示すように、nチャネルMISFETQnはエクステンデッドソース・ドレイン構造で形成され、主電極5は、高不純物濃度のn型半導体領域5Hと、この半導体領域5Hとチャネル形成領域との間に配設された低不純物濃度のn型半導体領域5Lとで形成される。半導体領域5Lはゲート電極4N及びその側壁に配設されたゲート側壁7に対して自己整合で形成される。

【0032】このように構成されるnチャネルMISFETQ nにおいては、低抵抗化を図るために、ゲート電極4N にシリサイド電極8Gが、主電極5にシリサイド電極8 Mがそれぞれ電気的に接続される。シリサイド電極8G は、図1及び図3(A)に示すように、ゲート電極4N の第2領域4n上に形成される。シリサイド電極8G は、ゲート電極4Nの第2領域4nのシリサイド化、詳 細には主電極5上のシリサイド電極8Mと同一製造工程 で行われるサリサイド化により形成され、第2領域4n の少なくとも一部分をシリサイド化することにより形成 される。本実施の形態において、シリサイド電極8Gは CoSiy膜で形成される。なお、シリサイド電極8Gには 他にTiSiy膜が実用的に使用できる。シリサイド電極8 Mは、図1に示すように、主電極5、詳細には高不純物 濃度の半導体領域 5 H上に形成され、半導体領域 5 Hの シリサイド化(サリサイド化)により形成される。シリ サイド電極8Mは、シリサイド電極8Gと基本的には同 一製造工程で同一導電層に形成されるので、シリサイド 電極8Gと同様にCoSiy膜で形成される。

【0033】一方、相補型MISFETのpチャネルMISFETQpは、図1及び図2に示すように、素子分離領域2で周囲を囲まれた領域内においてn型ウェル領域1Nの主面に形成される。このpチャネルMISFETQpはチャネル形が成領域として使用されるn型ウェル領域1N、ゲート絶

緑膜3、ゲート電極(制御電極)4P、ソース電極、ドレイン電極のそれぞれとして使用される一対の主電極6を備える。

【0034】n型ウェル領域1Nは、p型ウェル領域1P とは別の領域において半導体基板1の主面部に形成され、比較的低い不純物濃度に設定される。

【0035】図3(B)はpチャネルMISFETQpの詳細な要部断面構造図である。pチャネルMISFETQpのゲート絶縁膜3は、nチャネルMISFETQnのゲート電極3と同一製造工程で同一絶縁層に形成され、例えばSiO2膜で形成される。

【0036】nチャネルMISFETQnのゲート電極4Nと同様にpチャネルMISFETQpのゲート電極4Pは、ゲート絶縁膜3側にこのゲート絶縁膜3に接して形成された下層の第1領域4gと、ゲート絶縁膜3とは離間され第1領域4g上に形成された上層の第2領域4pとを備えて形成される。第1領域4gは本実施の形態においてSi1-xGexで形成された領域であり、第2領域4pはSiで形成された領域である。デュアルゲート電極構造により、pチャネルMISFETQpのゲート電極4Pにはp型不純物がドーピングされる。p型不純物にはBが実用的に使用できる。

【0037】図1に示すように、pチャネルMISFETQpはエクステンデッドソース・ドレイン構造で形成され、主電極6は、高不純物濃度のp型半導体領域6Hと、この半導体領域6Hとチャネル形成領域との間に配設された低不純物濃度のp型半導体領域6Lとで形成される。半導体領域6Lはゲート電極4Pに対して自己整合で形成される。半導体領域6Hはゲート電極4P及びその側壁に配設されたゲート側壁7に対して自己整合で形成される。

【0038】このように構成されるpチャネルMISFETQpにおいては、nチャネルMISFETQnと同様に低抵抗化を図るために、ゲート電極4Pにシリサイド電極8Gが、主電極6にシリサイド電極8Mがそれぞれ電気的に接続される。シリサイド電極8Gは、図1及び図3

(A) に示すように、ゲート電極4Pの第2領域4p上に形成される。シリサイド電極8Gは、ゲート電極4Pの第2領域4pのシリサイド化により形成され、第2領域4pの少なくとも一部分をシリサイド化(サリサイド化)することにより形成される。シリサイド電極8Mは、図1に示すように、主電極6の高不純物濃度の半導体領域6H上に形成され、半導体領域6Hのシリサイド化(サリサイド化)により形成される。シリサイド電極8G、シリサイド電極8MはいずれもCoSiy膜で形成される。

【0039】図4はゲート電極4N、4Pのそれぞれの表面(サリサイド化前の表面)からの深さ(μm)とSi Ge組成比との関係を示す図である。本実施の形態において、ゲート電極4N、4Pはいずれも0.15μmの膜厚で 16

形成される。第 1 領域 4 g の厚さは 0.05μ mに設定され、第 1 領域 4 g のSi の組成比は0.84に、Geの組成比は0.16にそれぞれ設定される。すなわち、第 1 領域 4 g は Si 0.86Ge0.16で形成される。第 2 領域 4 n、 4 p のそれぞれの厚さは 0.10μ mに設定され、第 2 領域 4 n、 4 p のそれぞれのSi の組成比は1.0に設定される。

【0040】図5はnチャネルMISFETQnのゲート電極 4 Nの表面(サリサイド化前の表面)からの深さ(μ m)とSiGe組成比とAs濃度との関係を示す図である。同 図5に示すn型不純物(ドナー)としてのAs濃度分布 は、主電極5の高不純物濃度の半導体領域5Hを形成す るためのAsをイオン注入により同一製造工程でゲート電 極4 Nにドーピングした後に、主電極5の活性化アニー ルを行った場合のAs濃度分布である。図中、実線は本実 施の形態に係るSiGeで形成された第1領域4gを有する ゲート電極 4 NのAs濃度を示し、破線はSiゲート電極の As濃度を示す。Siゲート電極においては、Asの拡散速度 が遅いために、ゲート電極表面側からドーピングされた Asがゲート絶縁膜近傍に充分に拡散されていないので、 ゲート絶縁膜近傍のAs濃度が低下してしまう。このよう なAs濃度の低下はゲートバイアス印加時にゲート絶縁膜 近傍において空乏層化を生じ、MOSFETの閾値電圧の制御 性を悪化させたり、MOSFETの動作速度を低下させてしま

【0041】これに対して、本実施の形態に係るnチャ ネルMISFETQnにおいては、ゲート電極4Nのゲート絶 縁膜3近傍にSiGeで形成した第1領域4gを配設してお り、Geの添加でゲート絶縁膜3近傍のAsの拡散速度を促 進させることができるので、第1領域4gの全域にわた ってすなわちゲート絶縁膜3近傍の全域にわたって充分 なAs濃度を確保することができる。Sio.86Geo.16中にお けるAsの拡散係数は、1000℃の温度環境下において、Si 中のAsの拡散係数に比べて2.5倍程度大きくなる。Geの 組成比の上昇に伴うAsの拡散係数の増加に関しては、例 えばA. Nylandsted, S. Yu. Shiryaev, P. Gaiduk, and V. S. Ti shkov, Nucl. Instru. Method. B120 161-164(1996)に述べ られている。なお、図5に示すAs濃度分布はSi中とSi 0.86Geo.16中とでのAs偏析係数を1とした場合を示す。 従って、ゲート電極4Nにおいて、第1領域4gはSiゲ ート電極の場合に形成される空乏層化される領域よりも 基本的に厚く形成される必要がある。Siゲート電極の場 合、通常、5nmの膜厚のゲート絶縁膜に対してゲート電 極中に0.5nmの厚さで空乏層が発生するので、第1領域 4gの厚さは少なくとも2nm以上に設定されることが好 ましい。さらに、第1領域4gのGeの組成比は充分にAs の拡散係数を高めるために0.1以上に設定されることが 好ましい。

【0042】ゲート電極4Nの第2領域4nには図1及 び図3(A)に示すようにシリサイド電極8Gが形成さ れており、第2領域4nは図4及び図5に示すように少 なくともその上側の一部をシリサイド電極8Gを形成す るためのシリサイド化(又はサリサイド化)領域として 使用する。すなわち、シリサイド化は第2領域4nの範 囲内で行われ、シリサイド層8Gには抵抗値を増加して しまうGe (又はC) が実質的に含まれない。例えば40nm の膜厚のCoSi2膜でシリサイド電極8Gを形成する場 合、1nmの膜厚のCoに対して3.63nmの膜厚のSiが反応 し、3.49nmの膜厚のCoSi2膜が生成されるので、41.6nm の膜厚のSiが必要になる。本実施の形態に係るゲート電 極4Nにおいては、シリサイド化によりSiが消費される 41.6nm以上の膜厚を有する第2領域4nが第1領域4g 上に形成される。例えば、Z. Wang, Y.L. Chen, H. Ying, R. J. Nemanich, and D. E. Sayers, Mat. Res. Soc. Symp. Proc. V ol. 320, 397-402(1994)にはSiを含むシリサイド層に比べ てSi及びGeを含むシリサイド層において抵抗値が高くな ることが述べられている。

【0043】図6はpチャネルMISFETQpのゲート電極 4 Pの表面 (サリサイド化前の表面) からの深さ (μ m) とSiGe組成比とB濃度との関係を示す図である。同 図6に示すp型不純物(アクセプター)としてのB濃度分 布は、主電極6の高不純物濃度の半導体領域6Hを形成 するためのBF2をイオン注入により同一製造工程でゲー ト電極4 Pにドーピングした後に、主電極6の活性化ア ニールを行った場合のB濃度分布である。図中、実線は 本実施の形態に係るSiGeで形成された第1領域4gを有 するゲート電極 4 PのB濃度を示し、破線はSiゲート電 極のB濃度を示す。Siゲート電極においては、Bの拡散速 度がAsの拡散速度に比べて速く、しかもドーピングされ たBF2のFがゲート絶縁膜中でのBの拡散を助長してしま うために、ゲート電極にドーピングされたBがチャネル 形成領域に漏れてしまう。このようなB漏れはMOSFETの 閾値電圧の制御性を悪化させてしまう。

【0044】これに対して、本実施の形態に係るpチャ ネルMISFETQpにおいては、ゲート電極4Pのゲート絶 縁膜3近傍にSiGeで形成した第1領域4gを配設してお り、Geの添加でゲート絶縁膜3近傍のBの拡散速度を減 速させることができるので、ゲート電極4Pからゲート 絶縁膜3を通してチャネル形成領域にB漏れ(Bのゲート 絶縁膜3の突き抜け)を生じることがない。Sio.86Ge 0.16中におけるBの拡散係数は、1000℃の温度環境下に おいて、Si中のBの拡散係数に比べて0.5~0.1倍程度に 小さくなるので、Bのゲート絶縁膜3中への拡散量を減 少させ、チャネル形成領域へのBの突き抜けを効果的に 抑制することができる。このGeの組成比の上昇に伴うB の拡散係数の減少に関しては、例えばP. Kuo, J. L. Hoyt, a nd J.F. Gibbons, Appl. Phys. Lett. 66 580-582(1995)に述 べられている。なお、図6に示すB濃度分布はSi中とSi 0.86Geo.16中とでのB偏析係数を1とした場合を示す。従 って、ゲート電極4Pにおいて、第1領域4gはSiゲー ト電極の場合に発生するB漏れを防止する厚さで形成さ

18

れる必要があり、本実施の形態において第1 領域 4 gの厚さは少なくとも2nm以上に設定され、第1 領域 4 gの6 eの組成比は0.1以上に設定される。

【0045】前述のnチャネルMISFETQnのゲート電極4Nと同様に、ゲート電極4Pの第2領域4pには図1及び図3(B)に示すようにシリサイド電極8Gが形成されており、第2領域4pは図4及び図6に示すように少なくともその上側の一部をシリサイド電極8Gを形成するためのシリサイド化領域として使用する。すなわち、シリサイド化は第2領域4pの範囲内で行われ、シリサイド層8Gには抵抗値を増加してしまうGe(又はC)が実質的に含まれない。ゲート電極4Pにおいては、シリサイド化によりSiが消費される41.6nm以上の膜厚を有する第2領域4pが第1領域4g上に形成される。

【0046】図1に示すように、nチャネルMISFETQ n の主電極5には、シリサイド電極8M、コンタクトプラグ電極(埋込み電極)12のそれぞれを介在して配線15が電気的に接続される。同様に、pチャネルMISFETQ pの主電極6には、シリサイド電極8M、コンタクトプラグ電極12のそれぞれを介在して配線15が電気的に接続される。

【0047】コンタクトプラグ電極12は、nチャネルM ISFETQn、pチャネルMISFETQpのそれぞれを覆う層間 絶縁膜10に形成された接続孔11内に埋設され、nチ ャネルMISFETQn、pチャネルMISFETQpのそれぞれに おいて同一導電層に配設され同一導電性材料で形成され る。本実施の形態において、コンタクトプラグ電極12 は、Ti 膜 1 2 A 及びこのTi 膜 1 2 A 上に積層したW膜 1 2Bの複合膜で形成される。層間絶縁膜10は例えばSi 3N4膜10A及びBPSG膜10Bの複合膜で形成される。 【0048】配線15はコンタクトプラグ電極12を覆 う層間絶縁膜13上に形成され、この層間絶縁膜13に 形成された接続孔14を通して配線15とコンタクトプ ラグ電極12との間が接続される。配線15は、nチャ ネルMISFETQn、pチャネルMISFETQpのそれぞれにお いて同一導電層に配設され同一導電性材料で形成され る。本実施の形態において、配線15はTi膜、TiN膜、A ICu膜、Ti膜、TiN膜のそれぞれを順次重ね合わせた複合 膜で形成される。層間絶縁膜13は例えばSi3N4膜13 A及びTEOS膜13Bの複合膜で形成される。

【0049】なお、図1には示していないが、図2に接続孔11の領域を示すように、nチャネルMISFETQnのゲート電極4N、pチャネルMISFETQpのゲート電極4Pのそれぞれにも前述のシリサイド層8G、コンタクトプラグ電極12のそれぞれを介在して配線15が電気的に接続される。

【0050】<製造プロセス>次に、前述のMISFETを備えた半導体集積回路の製造プロセスを説明する。図7乃至図19は製造プロセスを各製造工程毎に示す半導体集

積回路の工程断面図である。

【0051】(1)まず、単結晶Siからなる低不純物濃度のp型半導体基板1を準備する。そして、nチャネルMI SFETQnの形成領域において半導体基板1の主面部にp型ウェル領域1Pを形成し、pチャネルMISFETQpの形成領域において半導体基板1の主面部にn型ウェル領域1Nを形成する(図7参照)。

【0052】(2) MISFET間を含む素子形成領域間において半導体基板1に溝を形成し、この溝に絶縁体を埋設することにより素子分離領域2を形成する(図7参照)。溝は好ましくは異方性エッチングで半導体基板1表面から深さ方向にエッチングを行うことにより形成する。絶縁体にはCVD法又はスパッタリング法で成膜したSiO2膜を実用的に使用することができ、成膜後にエッチパック法、ケミカルメカニカルポリッシング(CMP)法等によりSiO2膜の表面には平坦化処理がなされる。

【0053】なお、素子分離領域2はnチャネルMISFETQn、pチャネルMISFETQp等の半導体素子を形成した後に形成してもよい。また、素子分離領域2はフィールド酸化膜を主体として形成してもよい。

【0054】(3)図7に示すように、nチャネルMISFETQn、pチャネルMISFETQpのそれぞれの形成領域において、半導体基板1の主面上にゲート絶縁膜3を形成する。本実施の形態においてゲート絶縁膜3には酸化性雰囲気中で半導体基板1表面を加熱する熱酸化法で形成したSiO2膜が使用される。ゲート絶縁膜3の膜厚は、必要とする閾値電圧値により適宜設定できるが、本実施の形態においては2.5nmで形成される。なお、詳細な説明は省略するが、ゲート絶縁膜3の形成前に閾値電圧を調節するためのドーパントをチャネル形成領域にドーピングしてあることが好ましい。

【0055】(4)図8に示すように、ゲート絶縁膜3上を含む半導体基板1全面にゲート電極形成層40を形成する。本実施の形態において、ゲート電極形成層40はシラン(Si2H6)ガスとゲルマン(GeH4)ガスとの混合ガスをソースガスとするCVD法で成膜される。このCVD法においては、Si2H6ガスとGeH4ガスのそれぞれのガス分圧及び成膜温度を適宜制御することにより、ゲート電極形成層40は、ゲート絶縁膜3からの距離に応じてGeの組成比を任意に変化させ、Si1-xGexからなる第1領域4g、Siからなる第2領域4mのそれぞれを有するゲート電極形成層40を形成することができる。この時点において第2領域4mはn型不純物、p型不純物のいずれもドーピングされていない状態にある。

【0056】第1領域4gは、Si₂H₆ガスの流量が5sccm、GeH₄ガスの流量が1sccm、成膜圧力が1.3×10²Pa、成膜温度が500℃、成膜時間が10分間の条件において成膜される。この条件下において、第1領域4gは前述の図4に示すようにGeの組成比が0.16のSi_{0.86}Ge_{0.16}で形成することができ、第1領域4gの厚さは0.05μmにな

20

る。第2領域4mは、第1領域4gに引き続き連続的に成膜され、Si2H6ガスの流量、成膜圧力、成膜温度のそれぞれの条件はいずれも変えずにGeH4ガスの流量を0sccm、成膜時間を28分間にそれぞれ調節する。この条件下において、第2領域4mはGeの組成比が0でSiの組成比が1.0すなわち実質的にGeを含まないSiを成膜することができる。第2領域4mは0.10 μ mの膜厚で成膜される。本実施の形態においては、GeH4ガスの流量が1sccmから急減に0sccmに変化させているので、図4に示すようにGeの組成比はゲート絶縁膜3から0.05 μ mの距離において急激に減少する。第2領域4mにおいては、少なくともシリサイド化(salicide)によりシリサイド電極8Gの形成に消費される部分が少なくともGeの組成比を0に設定してあればよい。

【0057】なお、第1領域4gはSiH4ガスとGe2H6ガスとの混合ガスをソースガスとするCVD法で形成することもできる。さらに、第1領域4gはMBE (Molecular Beam Epitaxy) 法で形成することもできる。

【0058】(5)図9に示すように、ゲート電極形成層40にパターンニングを行い、nチャネルMISFETQn、pチャネルMISFETQpのそれぞれの形成領域にゲート電極4を形成する。ゲート電極4のゲート幅寸法及びゲート長寸法は製作するMISFETサイズや電気特性に応じて任意に決定される。パターンニングは、フォトリソグラフィ技術で形成されたマスクを使用し、RIE等の異方性エッチングで行われる。

【0059】(6)図10に示すように、ゲート電極4の表面を覆う絶縁膜4Aを形成する。絶縁膜4Aには例えば熱酸化法で成膜されたSiO2膜やCVD法で成膜されたSiO2膜が実用的に使用できる。

【0060】(7)次に、エクステンデッドソース・ド レインプロセスを開始する。まず、図11に示すよう に、nチャネルMISFETQ n の形成領域においてソース電 極及びドレイン電極として使用する一対の主電極5を形 成するために、低不純物濃度のn型半導体領域5Lを形 成する。半導体領域5 Lは、ゲート電極4、素子分離領 域2及びpチャネルMISFETQpの形成領域を覆うマスク 20を耐不純物注入マスクとして使用し、イオン注入法 によりp型ウェル領域1Pの主面部にn型不純物をドーピ ングすることにより形成される。マスク20にはフォト リソグラフィ技術で形成されたレジストマスクが使用さ れる。n型不純物には拡散速度が遅くシャロー化に好適 なAsが使用される。Asに対してイオン注入法における注 入エネルギ量は10~50keV、ドーズ量は1014~1015atoms /cm²に設定することが一般的であるが、本実施の形態に おいてAsの注入エネルギ量は15keV、ドーズ量は1014ato ms/cm2の条件が使用される。

【0061】 (8) 図12に示すように、pチャネルMIS FETQpの形成領域においてソース電極及びドレイン電 極として使用する一対の主電極6を形成するために、低

不純物濃度のp型半導体領域6Lを形成する。半導体領域6Lは、ゲート電極4、素子分離領域2及びnチャネルMISFETQnの形成領域を覆うマスク21を耐不純物注入マスクとして使用し、イオン注入法によりn型ウェル領域1Nの主面部にp型不純物をドーピングすることにより形成される。マスク21にはマスク20と同様にフォトリソグラフィ技術で形成されたレジストマスクが使用される。p型不純物にはイオン注入分布を浅くすることができシャロー化に好適なBF2が使用される。本実施の形態においてBF2の注入エネルギ量は10keV、ドーズ量は10¹⁴atoms/cm²の条件が使用される。また、p型不純物にはBイオンやB分子イオンが実用的に使用できる。

【0062】なお、前述のAs、BF2のそれぞれのイオン 注入後には、イオン注入に伴う半導体基板1表面のダメ ージの回復や不純物の活性化を目的としてアニールを行 うことが好ましい。

【0063】(9)図13に示すように、nチャネルMIS FETQn、pチャネルMISFETQpのそれぞれの形成領域においてゲート電極4の側壁に絶縁膜4Aを介してゲート側壁7を形成する。ゲート側壁7は本実施の形態においてSi3N4膜で形成される。ゲート側壁7は、例えば低圧C VD法、スパッタ法等の成膜技術で半導体基板1上の全面に形成されたSi3N4膜に成膜した膜厚分に相当するRIE等の異方性エッチングを行うことにより形成される。

【0064】 (10) 図14に示すように、nチャネルM ISFETQ nの形成領域において一対の主電極 5を形成す るために、高低不純物濃度のn型半導体領域5Hを形成 する。半導体領域5Hは、ゲート電極4、ゲート側壁 7、素子分離領域 2 及びpチャネルMISFET Q p の形成領 域を覆うマスク22を耐不純物注入マスクとして使用 し、イオン注入法によりp型ウェル領域1Pの主面部にn 型不純物をドーピングすることにより形成される。本実 施の形態に係る相補型MISFETはデュアルゲート電極構造 を採用するので、n型不純物はゲート電極4にもドーピ ングされ、それぞれn型不純物がドーピングされた第1 領域4g及び第2領域4nを有するゲート電極4Nが形 成される。マスク22にはフォトリソグラフィ技術で形 成されたレジストマスクが使用される。n型不純物には 拡散速度が遅くシャロー化に好適なAsが使用される。本 実施の形態においてAsの注入エネルギ量は50keV、ドー ズ量は3×1015atoms/cm2の条件が使用される。

【0065】(11)図15に示すように、pチャネルMISFETQpの形成領域において一対の主電極6を形成するために、高低不純物濃度のp型半導体領域6Hを形成する。半導体領域6Hは、ゲート電極4、ゲート側壁7、素子分離領域2及びnチャネルMISFETQnの形成領域を覆うマスク23を耐不純物注入マスクとして使用し、イオン注入法によりn型ウェル領域1Nの主面部にp型不純物をドーピングすることにより形成される。デュアルゲート電極構造を採用するので、p型不純物はゲー

22

ト電極4にもドーピングされ、それぞれp型不純物がドーピングされた第1領域4g及び第2領域4pを有するゲート電極4Pが形成される。マスク23にはフォトリソグラフィ技術で形成されたレジストマスクが使用される。p型不純物にはイオン注入分布を浅くすることができシャロー化に好適なBF2が使用される。本実施の形態においてBF2の注入エネルギ量は40keV、ドーズ量は3×1015atoms/cm2の条件が使用される。

【0066】(12)アニールを行い、イオン注入され た不純物の活性化を行う。本実施の形態において、アニ ールは、RTA(Rapid Thermal Annealing)法で行われ、 N2ガス雰囲気中、1000℃の温度で10秒間行われる。この アニールにより、半導体領域5L及び5Hからなる主電 極5が形成され、nチャネルMISFETQnがほぼ完成す る。本実施の形態において、nチャネルMISFETQnのチ ャネル形成領域のアクセプター濃度は1017~1018atoms/ cm3程度、主電極5のドナー濃度は1019~1021atoms/cm3 程度、主電極 5 の接合深さは50~200nm程度で形成され る。nチャネルMISFETQnのゲート電極4Nはデュアル ゲート電極構造でn型に設定され、nチャネルMISFETQn は表面チャネル型になるので、nチャネルMISFETQnは 短チャネル効果の抑制及び動作速度の高速化に好適で微 細化を実現することができる。同様に、アニールによ り、半導体領域6L及び6Hからなる主電極6が形成さ れ、pチャネルMISFETQpがほぼ完成する。pチャネルMI SFET Q p のチャネル形成領域のドナー濃度は1017~1018 atoms/cm3程度、主電極6のアクセプター濃度は1019~1 021atoms/cm3程度、主電極 5 の接合深さは50~200nm程 度で形成される。pチャネルMISFETQpのゲート電極4 Pはデュアルゲート電極構造でp型に設定され、pチャネ ルMISFETQpは表面チャネル型になるので、pチャネルM ISFET Q p は短チャネル効果の抑制及び動作速度の高速 化に好適で微細化を実現することができる。

【0067】 (13) 図16に示すように、nチャネルM ISFETQnのゲート電極4N上にシリサイド電極8G、 主電極5上にシリサイド電極8M、pチャネルMISFETQ pのゲート電極 4 P上にシリサイド電極 8 G、主電極 6 上にシリサイド電極8Mのそれぞれを同一製造工程で形 成する。本実施の形態においてシリサイド電極8G、8 Mのそれぞれはサリサイド化によるCoSiy膜で形成され る。CoSiv膜は、まずゲート電極4N上、4P上、主電 極5上、6上のそれぞれに存在する絶縁膜を除去し、ゲ ート電極4Nの第2領域4n、ゲート電極4Pの第2領 域4 p、主電極5の半導体領域5 H、主電極6の半導体 領域6日のそれぞれの表面を露出させる。引き続き、半 導体基板1上の全面にCo膜、キャップ層としてのTiN膜 を順次成膜する。Co膜、TiN膜はいずれも例えばスパッ タリング法で成膜し、Co膜は例えば11.5nmの膜厚で形成 される。このCo膜は非酸化性雰囲気中、500℃の温度で6 0秒間のアニールを行った後、TiN膜及び未反応のCo膜を

水素水との混合溶液が実用的に使用できる。

除去し、引き続き750℃の温度で30秒間のアニールを行う2段階アニール法によりシリサイド化され、40nmの膜厚を有するシリサイド電極8G、8Mのそれぞれを形成することができる。2段階アニール法は、CoSiからCoSi2への相転移を目的として、さらに1回目のアニール直後に未反応のCo膜を除去してゲート側壁7上におけるシリサイド電極8Gと8Mとの間のブリッジングの防止を目的として行われる。いずれのアニールもRTA法で行われ、前述の未反応のCo膜の除去には例えば硫酸と過酸化

【0068】前述のように、nチャネルMISFETQnにおいて、シリサイド電極8GはGeを含まないSiで形成された第2領域4nの一部を第2領域4nの範囲内でシリサイド化することにより形成されるので、シリサイド電極8GにはGeが含まれない。同様に、pチャネルMISFETQpにおいて、シリサイド電極8GはGeを含まないSiで形成された第2領域4pの一部を第2領域4pの範囲内でシリサイド化することにより形成されるので、シリサイド電極8GにはGeが含まれない。従って、シリサイド電極8GにはGeが含まれない。従って、シリサイド電極8GにはGeが含まれない。従って、シリサイド電極8Gの抵抗値を減少させることができる。しかも、相補型MISFETにおいては、nチャネルMISFETQnの第1領域4g及び第2領域4pを有するゲート電極4Pのそれぞれが同一製造工程で形成することができる。

【0069】(14)図17に示すように、半導体基板 1上の全面に層間絶縁膜10を形成する。層間絶縁膜1 0は、本実施の形態において、スパッタリング法で成膜 されたSi3N4膜10A、CVD法で成膜されたBPSG膜10B のそれぞれを順次積層することにより形成される。層間 絶縁膜10の表面はケミカルメカニカルポリッシング法 により平坦化される。

【0070】(15)nチャネルMISFETQnのシリサイド電極8G上、8M上、pチャネルMISFETQpのシリサイド電極8G上、8M上において層間絶縁膜10に接続孔11を形成し、図18に示すように接続孔11内にコンタクトプラグ電極12を埋設する。コンタクトプラグ電極12は、本実施の形態においてスパッタリング法で成膜されたTi膜12A、選択CVD法で成膜されたW膜12Bのそれぞれを順次積層し、W膜12Bの表面側からケミカルメカニカルボリッシングで研磨することにより接続孔11内に埋設することができる。

【0071】 (16) 図19に示すように、層間絶縁膜10上の全面に層間絶縁膜13を形成する。層間絶縁膜13は、本実施の形態において、スパッタリング法で成膜された Si_3N_4 膜13A、プラズマCVD法で成膜されたTE OS膜13Bのそれぞれを順次積層することにより形成される。

【0072】 (17) コンタクトプラグ電極12上において層間絶縁膜13に接続孔14を形成し(図1参

24

照)、前述の図1に示すように、層間絶縁膜13上に接続孔14を通してコンタクトプラグ電極12に電気的に接続される配線15を形成する。本実施の形態において、配線15はスパッタリング法によりTi膜、TiN膜、Alcu膜、Ti膜、TiN膜のそれぞれを順次積層した複合膜で形成される。また、配線15はダマシンプロセスで形成されたダマシン配線を使用してもよい。これら一連の製造工程が終了すると、本実施の形態に係る半導体集積回路が完成する。

【0073】このように構成される本実施の形態に係る 半導体集積回路においては、pチャネルMISFETQpのゲ ート電極4Pのゲート絶縁膜3側に配設された第1領域 4gに第2四族元素であるGeが含まれる(又はCが含ま れ、第1領域4gはSiGe又はSiCで形成される)ので、 第1領域4g中のp型不純物であるBの拡散速度を減少さ せ、Bのチャネル形成領域側への漏れを防止することが できる。従って、pチャネルMISFETQ p の閾値電圧を安 定化させることができ、半導体集積回路の電気的信頼性 を向上させることができる。さらに、nチャネルMISFET Qnのゲート電極4Nのゲート絶縁膜3側に配設された 第1領域4gに第2四族元素であるGeが含まれる(同様 に又はCが含まれ、第1領域4gはSiGe又はSiCで形成さ れる)ので、第1領域4g中のn型不純物であるAsの拡 散速度を促進し、ゲート電極 4 Nの全域にわたって特に ゲート絶縁膜3近傍でAsの不純物濃度を充分に確保する ことができる。従って、ゲート電極4N内の空乏層化を 防止することができ、nチャネルMISFETQnの閾値電圧 を安定化させることができるので、半導体集積回路の電 気的信頼性を向上させることができる。特に、アュアル ゲート電極構造の相補型MISFETを備えた半導体集積回路 においては、第1及び第2四族元素を含む同一構造のゲ ート電極4 (下層の第1領域4g及び上層の第2領域4 mで形成される。)の使用でpチャネルMISFETQp、nチ ャネルMISFETQnのそれぞれの閾値電圧を同時に安定化 させることができる。この結果、MISFETの微細化を実現 することができ、半導体集積回路の集積度を向上させる ことができる。

【0074】さらに、半導体集積回路においては、pチャネルMISFETQpのゲート電極4Pの実質的に第2四族元素であるGeを含まない第2領域4p、nチャネルMISFETQnのゲート電極4Nの実質的に第2四族元素であるGeを含まない第2領域4nのそれぞれをシリサイド化

(サリサイド化) することによりシリサイド電極8Gを形成しているので、シリサイド電極8Gには第2四族元素が含まれない。従って、シリサイド電極8Gの抵抗値を減少させることができ、pチャネルMISFETQp、nチャネルMISFETQnのそれぞれのスイッチング動作速度の高速化並びに低電源電圧化を実現することができ、半導体集積回路の回路動作速度の高速化並びに低消費電力化を実現することができる。

【0075】さらに、半導体集積回路の製造方法においては、ソースガスの調節だけで第2四族元素を実質的に含まない第2領域4pを有するpチャネルMISFETQpのゲート電極4P、第2領域4nを有するnチャネルMISFETQnのゲート電極4Nのそれぞれを形成し、第2領域4p、4nのそれぞれの少なくとも一部をシリサイド化するだけで第2四族元素が実質的に含まれないシリサイド電極8Gを形成することができる。従って、製造工程数を増加することなく、容易にシリサイド電極8Gの抵抗値を減少させることができる。

【0076】さらに、半導体集積回路の製造方法においては、第1領域4g及び第2領域4mを有するゲート電極4を相補型MISFETのそれぞれにおいて同一製造工程で形成し、デュアルゲート電極構造の相補型MISFETを形成することができるので、ゲート電極を相補型MISFETのそれぞれで別々に形成する場合に比べて製造工程数を減少させることができる。

【0077】(第2の実施の形態)本実施の形態は、MI SFETのゲート電極の四族元素の組成比をゲート絶縁膜からの距離に応じて変化させた構造例を説明するものである。図20、図21はそれぞれ本発明の第2の実施の形態に係るn チャネルMISFETQn のゲート電極4N、p チャネルMISFETQp のゲート電極4p のそれぞれの表面(サリサイド化前の表面)からの深さ(p m)とSiGe組成比との関係を示す図である。

【0078】図20に示すゲート電極4N、4Pは第1 の実施の形態に係る半導体集積回路と同様にいずれも0. 15μmの膜厚で形成される。第1領域4gの厚さは0.05 μmに設定される。第1領域4gのSiの組成比はゲート 絶縁膜3側から所定距離まで一定に維持され、さらにゲ ート絶縁膜3から離れるに従い連続的にかつ緩やかに増 加する。ゲート絶縁膜3側においてSiの組成比は0.60、 第2領域4n又は4p側においてSiの組成比は1.0に設 定される。このSiの組成比の変化に従い、第1領域4g のGeの組成比はゲート絶縁膜3側から離れるに従い連続 的にかつ緩やかに減少し、ゲート絶縁膜3側においてGe の組成比は0.40、第2領域4 n 又は4 p 側においてGeの 組成比は0に設定される。このようなSiGeの組成比が連 続的に変化する第1領域4gは、CVD法におけるGeH4ガ スの流量を徐々に減少させることにより容易に形成する ことができる。

【0079】図21に示すゲート電極4N、4Pは第1の実施の形態に係る半導体集積回路と同様にいずれも0. 15μ mの膜厚で形成される。第1領域4gの厚さは0.05 μ mに設定される。第1領域4gのSiの組成比はゲート絶縁膜3側から所定距離まで一定に維持され、さらにゲート絶縁膜3から離れると段階的に増加する。ゲート絶縁膜3側においてSiの組成比は0.60、段階的に増加して最終的には第2領域4n又は4p側においてSiの組成比は1.0に設定される。このSiの組成比の変化に従い、第

26

1 領域 4 gのGeの組成比はゲート絶縁膜 3 側から離れるに従い段階的に減少し、ゲート絶縁膜 3 側においてGeの組成比は0.40、第 2 領域 4 n 又は 4 p 側においてGeの組成比は0に設定される。このようなSiGeの組成比が段階的に変化する第 1 領域 4 g は、CVD法におけるGeH4ガスの流量を段階的に減少させることにより容易に形成することができる。

【0080】なお、本実施の形態においては、ゲート絶 縁膜3の直上にSiGeの第1領域4gを形成しているが、 本発明においては、ゲート絶縁膜3と第1領域4gとの 間に第1領域4gの厚さよりも非常に薄い膜厚、詳細に は1nm以下の膜厚でGeを実質的に含まないSi層又はSiを 実質的に含まないGe層が形成されていてもよい。このSi 層又はGe層が実際に存在していても、ゲート電極 4 P に ドーピングされたBの拡散は上層の第1領域4g中で抑 制することができ、ゲート電極4Nにドーピングされた Asの拡散は第1領域4g中で促進させることができる。 さらに、ゲート絶縁膜3がSiO2膜で形成される場合、Si 層は第1領域4gに含まれたGeによるSiO2膜の膜質の劣 化を防ぐことができる。さらに、Ge層が形成される場合 には、このGe層はゲート電極4PにドーピングされたB の拡散を抑制することができる。Ge層は特にゲート絶縁 膜3を窒化膜で形成する場合に有効である。

【0081】このように構成される半導体集積回路においては、前述の第1の実施の形態に係る半導体集積回路で得られる効果と同様の効果を得ることができる。

【0082】(第3の実施の形態)本実施の形態は、MI SFETのゲート電極の他の構造例を説明するものである。図22(A)、図22(B)、図22(C)、図22(D)、図22(E)はいずれも本発明の第3の実施の形態に係る半導体集積回路のnチャネルMISFETQnの詳細な要部断面構造図である。

【0083】図22(A)に示すnチャネルMISFETQnはシリサイド電極8Gを形成した後の構造であり、ゲート電極4NはSiGeからなる第1領域4gだけで形成され、このゲート電極4N上にはシリサイド電極8Gが形成される。シリサイド電極8Gの形成前(シリサイド化前)においては破線で示すようにゲート電極4NにSiからなる第2領域4nが形成されており、シリサイド電極8Gはこの第2領域4nを丁度すべて消費することにより形成される。従って、シリサイド電極8Gには実質的にGeが含まれないので、第1の実施の形態に係る半導体集積回路と同様にシリサイド電極8Gの抵抗値を減少させることができる。

【0084】図22(B)に示すnチャネルMISFETQ nは同様にシリサイド電極 8 Gを形成した後の構造である。ゲート電極 4 Nは、SiGeからなる第 1 領域 4 gと、この第 1 領域 4 g上のCoSizGez:からなる 3 元化合物(多元化合物)の第 2 領域 4 t とで形成される。シリサイド電極 8 G はゲート電極 4 Nの第 2 領域 4 t 上に形成

される。第2領域4tは、シリサイド化前は前述の第1の実施の形態に係る半導体集積回路のnチャネルMISFET Qnと同様にSiからなる第2領域4nであったものが、シリサイド化により下層の第1領域4gのSiGe、上層に形成されたCoのそれぞれと化合し生成されたものである。CoSizGezからなる3元化合物は化学的に安定しており、シリサイド電極8GにはGeが実質的に含まれないので、第1の実施の形態に係る半導体集積回路と同様にシリサイド電極8Gの抵抗値を減少させることができる。

【0085】図22(C)に示すnチャネルMISFETQnは、SiGeからなる第1領域4g、Siからなる第2領域4nのそれぞれを交互に複数積層してゲート電極4Nが形成される。ゲート電極4Nは、基本的にはゲート絶縁膜3側(最下層)に第1領域4gが配設され、ゲート絶縁膜3から離間されシリサイド化される領域(最上層)に第2領域4nが配設されていればよい。シリサイド電極8Gは最上層の第2領域4nの一部をシリサイド化することにより形成されるので、シリサイド電極8GにはGeが実質的に含まれず、シリサイド電極8Gの抵抗値を減少させることができる。

【0086】図22(D)に示すnチャネルMISFETQn は、図22(A)に示すnチャネルMISFETQnと図22 (C)に示すnチャネルMISFETQnとを組み合わせたも のである。すなわち、nチャネルMISFETQnのゲート電 極4NはSiGeからなる第1領域4g、Siからなる第2領 域4n、SiGeからなる第1領域4gのそれぞれを順次積 層して形成され、シリサイド電極8Gは最上層の第1領 域4g上に形成される。シリサイド化前においてはゲート電極4Nの最上層はSiからなる第2領域4nであり、 シリサイド化によりこの最上層の第2領域4nを丁度す べて消費してシリサイド電極8Gが形成される。従っ て、シリサイド電極8GにはGeが実質的に含まれないの で、シリサイド電極8Gの抵抗値を減少させることがで きる。

【0087】図22(E)に示すnチャネルMISFETQnは、図22(B)に示すnチャネルMISFETQnと図22(C)に示すnチャネルMISFETQnとを組み合わせたものである。すなわち、nチャネルMISFETQnのゲート電極4NはSiGeからなる第1領域4g、Siからなる第2領域4n、SiGeからなる第1領域4g、CoSizGezからなる3元化合物の第2領域4tのそれぞれを順次積層して形成され、シリサイド電極8Gは最上層の第2領域4t上に形成される。このシリサイド電極8GにはGeが実質的に含まれないので、シリサイド電極8Gの抵抗値を減少させることができる。

【0088】なお、図22(A)、図22(B)、図2 2(C)、図22(D)、図22(E)のそれぞれに示すゲート電極構造はpチャネルMISFETQpにおいても同 ー構造になる。さらに、第2四族元素であるGeに代えて 50 28

Cが使用できる。

【0089】本実施の形態に係る半導体集積回路においては、前述の第1の実施の形態に係る半導体集積回路で得られる効果と同様の効果を得ることができる。

【0090】 (第4の実施の形態) 本実施の形態は、エレベーテッド電極を有するMISFETを備えた半導体集積回路に本発明を適用した例を説明するものである。

【0091】<デバイス構造>図23は本発明の第4の実施の形態に係る半導体集積回路の相補型MISFET部分を示す断面構造図である。図23に示すように、本実施の形態に係る半導体集積回路は、前述の第1の実施の形態に係る半導体集積回路と同様に、単結晶Siからなる低不純物濃度のp型半導体基板1を主体に構成され、この半導体集積回路には論理回路や記憶回路を構築する相補型MISFETが搭載される。

【0092】相補型MISFETの基本的な構造は第1の実施の形態に係る半導体集積回路に搭載された相補型MISFETの構造と同一である。すなわち、相補型MISFETのnチャネルMISFETQnは、素子分離領域2で周囲を囲まれた領域内においてp型ウェル領域1Pの主面に形成され、チャネル形成領域として使用されるp型ウェル領域1P、ゲート絶縁膜3、ゲート電極4N、ソース電極、ドレイン電極のそれぞれとして使用される一対の主電極5を備える。

【0093】p型ウェル領域1Pは、半導体基板1の主面部に形成され、低い不純物濃度に設定される。素子分離領域2は、第1の実施の形態に係る半導体集積回路と同様に、微細化に好適なSTIで形成される。

【0094】nチャネルMISFETQnのゲート絶縁膜3には例えば5nmの膜厚で形成されたSiO2膜が使用される。ゲート電極4Nは、前述の第1の実施の形態に係る半導体集積回路のゲート電極4Nの第1領域4gに相当する領域で、種類が異なる少なくもと2種類の四族元素で全域を形成した領域である。本実施の形態において、ゲート電極4Nは、四族元素であるSiと、このSiとは異なる四族元素であるGeとを有するSi1-xGexで形成される。相補型MISFETはデュアルゲート電極構造を採用しているので、nチャネルMISFETQnのゲート電極4Nにはn型不純物がドーピングされる。n型不純物にはAsが実用的に使用できる。

【0095】nチャネルMISFETQnはエクステンデッドソース・ドレイン構造で形成され、主電極5は、高不純物濃度のn型半導体領域5Hと、この半導体領域5Hとチャネル形成領域との間に配設された低不純物濃度のn型半導体領域5Lとで形成される。半導体領域5Lはゲート電極4Nに対して自己整合で形成される。半導体領域5Hはゲート電極4N及びその側壁に配設されたゲート側壁7に対して自己整合で形成される。

【0096】このように構成されるnチャネルMISFETQ nにおいては、ゲート電極 4 Nにエレベーテッド電極 (エレベーテッドゲート電極) 4 Eが電気的に接続され、このエレベーテッド電極4 Eにはシリサイド電極8 Gが電気的に接続されるとともに、シャロー化並びに低抵抗化を図るために主電極5にエレベーテッド電極(エレベーテッドソース電極又はエレベーテッドドレイン電極) 5 Eが電気的に接続され、このエレベーテッド電極

5 Eにはシリサイド電極 8 Mが電気的に接続される。

【0097】ゲート電極4N上のエレベーテッド電極4 Eは、前述の第1の実施の形態に係る半導体集積回路の ゲート電極4Nと同様の構造で形成され、ゲート電極4 N側にこのゲート電極4Nに接して形成された下層の第 1領域4gと、ゲート電極4Nとは離間され第1領域4 g上に形成された上層の第2領域4nとを備えて形成さ れる。第1領域4g、第2領域4nはいずれもエピタキ ャル成長層で形成される。第1領域4gは、種類が異な る少なくもと2種類の四族元素で形成された領域であ る。本実施の形態において、第1領域4gは、四族元素 であるSiと、このSiとは異なる四族元素であるGeとを有 するSi1-xGexで形成された領域である。第2領域4nは 1種類の四族元素であるSiで形成された領域である。デ ュアルゲート電極構造が採用されているので、エレベー テッド電極4Eにはn型不純物であるAsがドーピングさ れる。

【0098】シリサイド電極8Gは、エレベーテッド電極4Eの第2領域4n上に形成される。本実施の形態において、シリサイド電極8Gは第2領域4nの上面及び側面に形成される。シリサイド電極8Gは、エレベーテッド電極4Eの第2領域4nのシリサイド化、詳細には主電極5上のシリサイド電極8Mと同一製造工程で行われるサリサイド化により形成され、第2領域4nの少なくとも一部分をシリサイド化することにより形成される。本実施の形態において、シリサイド電極8GはCoSiy膜で形成される。なお、シリサイド電極8Gには他にTiSiy膜が実用的に使用できる。

【0099】主電極5上のエレベーテッド電極5Eは、エレベーテッド電極4Eと同様に、主電極5側にこの主電極5に接して形成された下層の第1領域5gと、主電極5とは離間され第1領域5g上に形成された上層の第2領域5nとを備えて形成される。第1領域5g、第2領域5nはいずれもエピタキャル成長層で形成される。第1領域5gはエレベーテッド電極4Eの第1領域4gと同様に本実施の形態においてSi1-xGexで形成され、第2領域5nはSiで形成される。エレベーテッド電極5Eにはn型不純物であるAsがドーピングされる。

【0100】シリサイド電極8Mは、シリサイド電極8Gと同様にエレベーテッド電極5E上に形成され、エレベーテッド電極5Eの第2領域5nの少なくとも一部のシリサイド化(サリサイド化)により形成される。シリサイド電極8Mは、シリサイド電極8Gと基本的には同一製造工程で同一導電層に形成されるので、シリサイド

30

電極8Gと同様にCoSiy膜で形成される。

【0101】一方、相補型MISFETのpチャネルMISFETQpは、図23に示すように、素子分離領域2で周囲を囲まれた領域内においてn型ウェル領域1Nの主面に形成される。このpチャネルMISFETQpはチャネル形成領域として使用されるn型ウェル領域1N、ゲート絶縁膜3、ゲート電極4P、ソース電極、ドレイン電極のそれぞれとして使用される一対の主電極6を備える。

【 0 1 0 2 】 pチャネルMISFET Q p のゲート絶縁膜 3 は、nチャネルMISFET Q n のゲート電極 3 と同一製造工程で同一絶縁層に形成され、例えばSiO2膜で形成される。

【0103】ゲート電極4Pはゲート電極4Nと同様に $Si_{1-x}Ge_x$ で形成され、相補型MISFETにはデュアルゲート電極構造が採用されるので、pチャネルMISFETQpのゲート電極4Pにはp型不純物がドーピングされる。p型不純物には BF_2 が実用的に使用できる。

【0104】pチャネルMISFETQpはエクステンデッドソース・ドレイン構造で形成され、主電極6は、高不純物濃度のp型半導体領域6Hと、この半導体領域6Hとチャネル形成領域との間に配設された低不純物濃度のp型半導体領域6Lとで形成される。半導体領域6Lはゲート電極4Pに対して自己整合で形成される。半導体領域6Hはゲート電極4P及びその側壁に配設されたゲート側壁7に対して自己整合で形成される。

【0105】このように構成されるpチャネルMISFETQ pにおいては、ゲート電極4Pにエレベーテッド電極 (エレベーテッドで極極) 4Eが電気的に接続され、このエレベーテッド電極4Eにはシリサイド電極8Gが電気的に接続されるとともに、シャロー化並びに低抵抗化を図るために主電極6にエレベーテッド電極(エレベーテッドソース電極又はエレベーテッドドレイン電極)6Eが電気的に接続され、このエレベーテッド電極6Eにはシリサイド電極8Mが電気的に接続される。

【0106】ゲート電極4P上のエレベーテッド電極4Eは、ゲート電極4N上のエレベーテッド電極4Eと同様の構造で形成され、ゲート電極4P側にこのゲート電極4Pに接して形成された下層の第1領域4gと、ゲート電極4Pとは離間され第1領域4g上に形成された上層の第2領域4pとを備えて形成される。第1領域4g、第2領域4pはいずれもエピタキャル成長層で形成される。第1領域4gは本実施の形態においてSil-xGexで形成され、第2領域4pはSiで形成されたる。デュアルゲート電極構造が採用されているので、エレベーテッド電極4Eにはp型不純物であるBF2がドーピングされる。

【0107】シリサイド電極8Gは、エレベーテッド電極4Eの第2領域4p上に形成される。本実施の形態において、シリサイド電極8Gは第2領域4pの上面及び側面に形成される。シリサイド電極8Gは、エレベーテ

ッド電極4Eの第2領域4pのシリサイド化(サリサイド化)により形成され、第2領域4pの少なくとも一部分をシリサイド化することにより形成される。本実施の形態において、シリサイド電極8Gは、nチャネルMISFETQnのシリサイド電極8Gと同一製造工程で同一導電層に形成されるので、CoSiy膜で形成される。

【0108】主電極6上のエレベーテッド電極6Eは、エレベーテッド電極5Eと同様に、主電極6側にこの主電極6に接して形成された下層の第1領域6gと、主電極6とは離間され第1領域6g上に形成された上層の第2領域6pとを備えて形成される。第1領域6g、第2領域6pはいずれもエピタキャル成長層で形成される。第1領域6gはエレベーテッド電極5Eの第1領域5gと同様に本実施の形態においてSi1-xGexで形成され、第2領域6pはSiで形成される。エレベーテッド電極6Eにはp型不純物であるBF2がドーピングされる。

【0109】シリサイド電極8Mは、シリサイド電極8Gと同様にエレベーテッド電極6E上に形成され、エレベーテッド電極6Eの第2領域6pの少なくとも一部のシリサイド化(サリサイド化)により形成される。シリサイド電極8Mは、シリサイド電極8Gと基本的には同一製造工程で同一導電層に形成されるので、シリサイド電極8Gと同様にCoSiy膜で形成される。

【0110】図24、図25はいずれもエレベーテッド 電極5E、6Eのそれぞれの表面(サリサイド化前の表 面)からの深さ(nm)とSiGe組成比との関係を示す図で ある。図24に示すエレベーテッド電極5E、6Eのそ れぞれは51.6nmの膜厚で形成される。第1領域5g、6 gはそれぞれ10nmの膜厚で形成され、第1領域5g、6 gのそれぞれのSiの組成比は0.84に、Geの組成比は0.16 に設定される。すなわち、第1領域5g、6gはいずれ もSio.86Geo.16で形成される。Geの組成比は0.1以上に 設定されることが好ましい。第2領域5n、6pのそれ ぞれの厚さは、前述の第1の実施の形態に係る半導体集 積回路のシリサイド電極8Mと同様に40nmの膜厚のCoSi v膜で形成されるので、シリサイド化での消費を考慮し て41.6mmに設定される。図24に示す第2領域5n、6 pは、いずれもすべてのSiをシリサイド電極8Mに消費 されるものとして膜厚を設定しているが、Si領域を残し ておく場合には41.6nmを越える膜厚で形成する。

【0111】また、図25に示すエレベーテッド電極5 E、6Eのそれぞれは、前述の第2の実施の形態に係る 半導体集積回路のゲート電極4N、4Pのそれぞれと同様に、第1領域5gのGeの組成比を主電極5からの距離 に応じて連続的に減少させ、第1領域6gのGeの組成比を主電極6からの距離に応じて連続的に減少させた場合を示す。すなわち、第1領域5gにおいては、主電極5から厚さ3nmまでのGeの組成比が0.4に設定され、さらに 主電極5から離れるに従いGeの組成比は連続的に減少される。第1領域5gのSiの組成比はこのGeの減少に従い 50

32

増加する。同様に、第1領域6gにおいては、主電極6から厚さ3nmまでのGeの組成比が0.4に設定され、さらに主電極6から離れるに従いGeの組成比は連続的に減少される。第1領域6gのSiの組成比はこのGeの減少に従い増加する。

【0112】なお、詳細に説明しないが、エレベーテッド電極5E及び6Eを形成する工程と同一製造工程においてnチャネルMISFETQnのゲート電極4N上にエレベーテッド電極4Eが、pチャネルMISFETQpのゲート電極4P上にエレベーテッド電極4Eがそれぞれ形成されるので、このエレベーテッド電極4Eの構造はエレベーテッド電極5E、6Eのそれぞれの構造と実質的に同一になる。

【0113】エレベーテッド電極5 E は基本的に主電極5の接合深さを浅くしてシャロー化を実現することができ、同様にエレベーテッド電極6 E は主電極6の接合深さを浅くしてシャロー化を実現することができる。図24又は図25に示すように、特にpチャネルMISFETQpのエレベーテッド電極6 E の主電極6側にSi0.86Ge0.16からなる第1領域6gを配設することにより、主電極6の高不純物濃度のp型半導体領域6Hを形成するためにエレベーテッド電極6Eにドーピングされるp型不純物例えばBの拡散速度を減少させることができるので、より一層主電極6のシャロー化を実現することができる。第1領域6g中、すなわちSi0.86Ge0.16中におけるBの拡散係数は、第1の実施の形態に係る半導体集積回路において説明したように、1000℃の温度環境下において、Si中のBの拡散係数に比べて0.5~0.1倍程度に小さくなる。

【0114】さらに、SiGe中でのBの活性濃度はSiでのBの活性濃度に比べて高くなり、エレベーテッド電極6E中のホール濃度がSi中のホール濃度に比べて大きくなるので、主電極6のp型半導体領域6Hの拡散層抵抗をより一層減少させることができる。

【0115】さらに、エレベーテッド電極5 Eの第2領域5 n、エレベーテッド電極6 Eの第2領域6 pはいずれもSiで形成されているので、シリサイド化(サリサイド化)により形成されたシリサイド電極8 Mには実質的にGeが含まれない。従って、前述の第1の実施の形態に係る半導体集積回路で説明したように、シリサイド電極8 Mの抵抗値を減少させることができる。

【0116】さらに、SiGeの場合にはエネルギギャップがSiのエネルギギャップに比べて高くなるが、これは主にSiGeの伝導帯のレベルがSiの伝導帯のレベルに比べて高くなるためである。本実施の形態においてエレベーテッド電極5 Eの第1領域5 g、エレベーテッド電極6 Eの第1領域6 gのそれぞれにはSio.86Geo.16が使用され、第2領域5 n、6 pのそれぞれのSiがすべて消費されシリサイド電極8 Mが形成された場合には、第1領域5 g、6 gのそれぞれのSio.86Geo.16とシリサイド電極

8 MのCoSi2とのショットキー接合が形成される。このショットキー接合の障壁高さはSiとCoSi2とのショットキー接合の障壁高さに比べて0.1~0.2eV程度小さくなる。従って、エレベーテッド電極5Eとシリサイド電極8Mとの間の接続抵抗、エレベーテッド電極6Eとシリサイド電極8Mとの接続抵抗のいずれも減少させることができる。

【0117】そして、nチャネルMISFETQnのゲート電 極4N、pチャネルMISFETQpのゲート電極4Pのそれ ぞれにはエレベーテッド電極4Eが形成され、このエレ ベーテッド電極4Eは前述の第1の実施の形態に係る半 導体集積回路のnチャネルMISFETQ n のゲート電極 4 N、pチャネルMISFETQpのゲート電極4Pのそれぞれ と実質的に同一構造で形成されるので、第1の実施の形 態に係る半導体集積回路で得られる効果と同様の効果を 得ることができる。すなわち、nチャネルMISFETQnに おいては、ゲート電極4Nの空乏層化を防止することが でき、閾値電圧の安定化を実現することができる。特 に、エレベーテッド電極構造を採用するnチャネルMISFE TQnにおいては、ゲート電極4N上にエレベーテッド 電極4Eが形成され、デュアルゲート電極構造を形成す るためのn型不純物の実効的な拡散距離が長くなってし まう。本実施の形態においてはゲート電極4N自体をSi Geで形成しているので、ゲート絶縁膜3近傍を含むゲー ト電極 4 N全域に充分にn型不純物を拡散させることが できる。pチャネルMISFETQpにおいては、ゲート電極 4 Pからチャネル形成領域へのp型不純物の漏れを防止 することができ、閾値電圧の安定化を実現することがで

【0118】図23に示すように、nチャネルMISFETQ nの主電極5には、エレベーテッド電極4E、シリサイド電極8M、コンタクトプラグ電極12のそれぞれを介在して配線15が電気的に接続される。同様に、pチャネルMISFETQpの主電極6には、エレベーテッド電極6E、シリサイド電極8M、コンタクトプラグ電極12のそれぞれを介在して配線15が電気的に接続される。

【0119】なお、図23には示していないが、nチャネルMISFETQnのゲート電極4Nにはエレベーテッド電極4E、シリサイド層8G、コンタクトプラグ電極12のそれぞれを介在して配線15が電気的に接続される。pチャネルMISFETQpのゲート電極4Pにはエレベーテッド電極4E、シリサイド層8G、コンタクトプラグ電極12のそれぞれを介在して配線15が電気的に接続される。

【0120】<製造プロセス>次に、前述のMISFETを備えた半導体集積回路の製造プロセスを説明する。図26 乃至図32は製造プロセスを各製造工程毎に示す半導体 集積回路の工程断面図である。

【0121】(1)まず、単結晶Siからなる低不純物濃 度のp型半導体基板1を準備する。そして、nチャネルMI 50 34

SFET Q n の形成領域において半導体基板 1 の主面部にp型ウェル領域 1 P を形成し、pチャネルMISFET Q p の形成領域において半導体基板 1 の主面部にn型ウェル領域 1 Nを形成する(図 2 6 参照)。

【0122】(2)前述の第1の実施の形態に係る半導体集積回路の製造プロセスと同様に、MISFET間を含む素子形成領域間に素子分離領域2を形成する(図26参照)。

【0123】(3)図26に示すように、nチャネルMISFETQn、pチャネルMISFETQpのそれぞれの形成領域において、半導体基板1の主面上にゲート絶縁膜3を形成する。本実施の形態においてゲート絶縁膜3には酸化性雰囲気中で半導体基板1表面を加熱する熱酸化法で形成したSiO2膜が使用される。ゲート絶縁膜3の膜厚は、必要とする閾値電圧値により適宜設定できるが、本実施の形態においては5nmで形成される。なお、詳細な説明は省略するが、ゲート絶縁膜3の形成前に閾値電圧を調節するためのドーパントをチャネル形成領域にドーピングしてあることが好ましい。

【0124】(4)図27に示すように、nチャネルMIS FETQn、pチャネルMISFETQpのそれぞれの形成領域に おいてゲート絶縁膜3上にゲート電極4を形成する。本 実施の形態において、ゲート電極4はSi2H6ガスとGeH4 ガスとの混合ガスをソースガスとするCVD法で成膜され る。このCVD法においては、Si₂H₆ガスとGeH₄ガスのそれ ぞれのガス分圧及び成膜温度を適正に制御することによ り、ゲート電極4はゲート絶縁膜3からの距離に応じて Geの組成比を任意に変化させることができる。ゲート電 極4は例えば0.15 µmの膜厚で形成され、本実施の形態 においてゲート電極4上にはエレベーテッド電極4Eが 形成されるので、ゲート電極4の全域がSi1-xGexで形成 される。第1の実施の形態に係る半導体集積回路におけ るゲート電極4N、4Pのそれぞれの第1領域4gと同 様に、ゲート電極4は、Si₂H₆ガスの流量が5sccm、GeH₄ ガスの流量が1sccm、成膜圧力が1.3×102Pa、成膜温度 が500℃、成膜時間が38分間の条件において成膜され、 この条件下においてゲート電極 4 はSiの組成比を0.84、 Geの組成比を0.16としたSio.86Geo.16で形成される。ゲ ート電極4は、成膜後にフォトリソグラフィ技術で形成 されたマスクを使用し、RIE等の異方性エッチングでパ ターンニングされる。この時点において、ゲート電極4 にはn型不純物、p型不純物のいずれもドーピングされて いない状態にある。

【0125】なお、ゲート電極4は、第1の実施の形態に係る半導体集積回路の製造プロセスで説明したように、SiH4ガスとGe2H6ガスとの混合ガスをソースガスとするCVD法で形成することもできる。さらに、ゲート電極4はMBE法で形成することもできる。さらに、ゲート電極4は、第1の実施の形態に係る半導体集積回路のゲート電極4N、4Pのそれぞれと同一構造、すなわちSi

Geからなる第 1 領域 4 g とSiからなる第 2 領域 4 mとで 形成することもできる。

【0126】ゲート電極4の形成後にはゲート電極4の 表面を覆う絶縁膜4Aが形成される。絶縁膜4Aには例 えば熱酸化法で成膜されたSiO2膜が実用的に使用でき

【0127】(5)次に、エクステンデッドソース・ドレインプロセスを開始する。まず、図28に示すように、nチャネルMISFETQnの形成領域においてソース電極及びドレイン電極として使用する一対の主電極5を形成するために、低不純物濃度のn型半導体領域5Lを形成し、引き続きpチャネルMISFETQpの形成領域においてソース電極及びドレイン電極として使用する一対の主電極6を形成するために、低不純物濃度のp型半導体領域6Lを形成する。

【0128】半導体領域5Lは、ゲート電極4、素子分離領域2及びpチャネルMISFETQpの形成領域を覆うマスク(前述の図11参照)を耐不純物注入マスクとして使用し、イオン注入法によりp型ウェル領域1Pの主面部にn型不純物をドーピングすることにより形成される。n型不純物には拡散速度が遅くシャロー化に好適なAsが使用される。Asに対してイオン注入法における注入エネルギ量は10~50keV、ドーズ量は1014~1015atoms/cm²に設定することが一般的であるが、本実施の形態においてAsの注入エネルギ量は15keV、ドーズ量は1014atoms/cm²の条件が使用される。

【0129】半導体領域6Lは、ゲート電極4、素子分離領域2及びnチャネルMISFETQnの形成領域を覆うマスク(前述の図12参照)を耐不純物注入マスクとして使用し、イオン注入法によりn型ウェル領域1Nの主面部にp型不純物をドーピングすることにより形成される。p型不純物にはイオン注入分布を浅くすることができシャロー化に好適なBF2が使用される。本実施の形態においてBF2の注入エネルギ量は10keV、ドーズ量は104atoms/cm²の条件が使用される。また、p型不純物にはBイオンやB分子イオンが実用的に使用できる。

【0130】前述のAs、BF2のそれぞれのイオン注入後には、イオン注入に伴う半導体基板1表面のダメージの回復や不純物の活性化を目的としてアニールを行うことが好ましい。

【0131】(6)図29に示すように、nチャネルMIS FETQn、pチャネルMISFETQpのそれぞれの形成領域においてゲート電極4の側壁に絶縁膜4Aを介してゲート側壁7を形成する。ゲート側壁7は本実施の形態においてSi3N4膜で形成される。

【0132】(7)図30に示すように、エレベーテッド電極を形成するために、nチャネルMISFETQnの形成領域において半導体領域5L上に第1領域5g、第2領域5mのそれぞれを順次積層し、ゲート電極4上に第1領域4g、第2領域4mのそれぞれを順次積層するとと

36

もに、pチャネルMISFETQpの形成領域において半導体 領域6L上に第1領域6g、第2領域6mのそれぞれを 順次積層し、ゲート電極4上に第1領域4g、第2領域 4mのそれぞれを順次積層する。これらの第1領域4 g、5g、6g、第2領域4m、5m、6mのそれぞれ は本実施の形態においてMBE法で成膜したエピタキャル 成長層で形成される。第1領域4g、5g、6gのそれ ぞれは、Si2H6ガスとGeH4ガスとの混合ガスをソースガ スとして使用し、前述の図24に示すようにSio.86Ge 0.16を10nmの膜厚で成長させることにより形成される。 勿論、Si₂H₆ガスとGeH₄ガスのそれぞれのガス分圧及び 成長温度を適宜制御することにより、第1領域4g、5 g、6gのそれぞれは図25に示すように下地表面から の距離に応じてGeの組成比を任意に変化させることがで きる。第2領域4m、5m、6mのそれぞれは、第1領 域4g、5g、6gのそれぞれの成膜後に引き続き連続 的に成膜され、41.6nm又はそれ以上の膜厚のSiで形成さ れる。第2領域4m、5m、6mのそれぞれはGeH4ガス の流量を0にし引き続きSi2H6ガスをソースガスとしてエ ピタキャル成長を行うことにより形成することができ

【0133】なお、本実施の形態に係るエレベーテッド電極はエピタキャル成長層させた単結晶のSiGe膜及びSi膜で形成されるが、基本的には単結晶に限定されず、多結晶や非晶質でエレベーテッド電極を形成してもよい。また、エレベーテッド電極のSiGeに代えて、異なる2種類の四族元素で形成されたSiCや異なる3種類の四族元素で形成されたSiGeCを使用することができる。

【0134】(8)図31に示すように、nチャネルMIS FETQnの形成領域において一対の主電極5を形成するために、高低不純物濃度のn型半導体領域5Hを形成するとともに、pチャネルMISFETQpの形成領域において一対の主電極6を形成するために、高低不純物濃度のp型半導体領域6Hを形成する。

【0135】n型の半導体領域5Hは、主にnチャネルMI SFETQ n の形成領域においてエレベーテッド電極 5 E と して形成される第1領域5g及び第2領域5mにその内 部にピークを持つようにn型不純物がイオン注入により ドーピングされ、このドーピングされたn型不純物をp型 ウェル領域1P表面部分に拡散させることにより形成さ れる。本実施の形態に係る相補型MISFETはデュアルゲー ト電極構造を採用するので、n型不純物はゲート電極 4 上のエレベーテッド電極 4 E として形成される第 1 領域 4g及び第2領域4mにもドーピングされ、このドーピ ングされたn型不純物はゲート電極4にも拡散され、n型 のゲート電極 4 Nが形成される。さらに、第1領域 4 g、第2領域4mのそれぞれにもn型不純物がドーピン グされこのn型不純物が活性化されるので、エレベーテ ッド電極4 Eが形成され、同様に第1領域5 g、第2領 域5mのそれぞれにもn型不純物がドーピングされこのn 型不純物が活性化されるので、エレベーテッド電極 5 Eが形成される。n型不純物には拡散速度が遅くシャロー化に好適なAsが使用され、本実施の形態においてAsの注入エネルギ量は50keV、ドーズ量は3×10¹⁵atoms/cm²の条件が使用される。

【0136】p型の半導体領域6Hは、主にpチャネルMI SFETQpの形成領域においてエレベーテッド電極6Eと して形成される第1領域6g及び第2領域6mにその内 部にピークを持つようにp型不純物がイオン注入により ドーピングされ、このドーピングされたp型不純物をn型 ウェル領域1N表面部分に拡散させることにより形成さ れる。同様にデュアルゲート電極構造の採用により、p 型不純物はゲート電極4上のエレベーテッド電極4Eと して形成される第1領域4g及び第2領域4mにもドー ピングされ、このドーピングされたp型不純物はゲート 電極4にも拡散され、p型のゲート電極4Pが形成され る。さらに、第1領域4g、第2領域4mのそれぞれに もp型不純物がドーピングされこのp型不純物が活性化さ れるので、エレベーテッド電極4Eが形成され、同様に 第1領域6g、第2領域6mのそれぞれにもp型不純物 がドーピングされこのp型不純物が活性化されるので、 エレベーテッド電極 6 Eが形成される。p型不純物には イオン注入分布を浅くすることができシャロー化に好適 なBF2が使用され、本実施の形態においてBF2の注入エネ ルギ量は40keV、ドーズ量は3×1015atoms/cm2の条件が 使用される。

【0137】n型不純物、p型不純物の拡散並びに活性化はRTA等のアニールで行われる。アニールは、例えばN2ガス雰囲気中、1000℃の温度で10秒間行われる。

【0138】同図31に示す工程が終了した時点で、半 導体領域5L及び5Hからなる主電極5が形成され、n チャネルMISFETQnがほぼ完成する。本実施の形態にお いて、nチャネルMISFETQnのチャネル形成領域のアク セプター濃度は1017~1018atoms/cm3程度、主電極5の ドナー濃度は10¹⁹~10²¹atoms/cm³程度、主電極 5 の接 合深さは50~200nm程度で形成される。nチャネルMISFET Qnのゲート電極4Nはデュアルゲート電極構造でn型 に設定され、nチャネルMISFETQnは表面チャネル型に なるので、nチャネルMISFETQnは短チャネル効果の抑 制及び動作速度の高速化に好適で微細化を実現すること ができる。同様に、半導体領域6L及び6Hからなる主 電極 6 が形成され、pチャネルMISFET Q p がほぼ完成す る。pチャネルMISFETQpのチャネル形成領域のドナー 濃度は1017~1018atoms/cm3程度、主電極6のアクセプ ター濃度は1019~1021atoms/cm3程度、主電極5の接合 深さは50~200nm程度で形成される。pチャネルMISFETQ pのゲート電極4Pはデュアルゲート電極構造でp型に 設定され、pチャネルMISFETQpは表面チャネル型にな るので、pチャネルMISFETQpは短チャネル効果の抑制 及び動作速度の高速化に好適で微細化を実現することが 50 38

できる。

【0139】なお、n型不純物、p型不純物のそれぞれのイオン注入に際してはエレベーテッド電極4E、5E、6Eのそれぞれの表面のダメージを防止しまた汚染を防止するためにバッファ膜として例えばSiO2膜を形成することが好ましい。

【0140】 (9) 図32に示すように、nチャネルMIS FETQnのエレベーテッド電極4E上にシリサイド電極 8G、エレベーテッド電極5E上にシリサイド電極8 M、pチャネルMISFETQpのエレベーテッド電極4E上 にシリサイド電極8G、エレベーテッド電極6E上にシ リサイド電極8Mのそれぞれを同一製造工程で形成す る。本実施の形態においてシリサイド電極8G、8Mの それぞれはサリサイド化によるCoSiv膜で形成される。C oSiy膜は、まずエレベーテッド電極4E、5E、6Eの それぞれの表面を露出させた後、これらの表面上含む半 導体基板1上の全面にCo膜、キャップ層としてのTiN膜 を順次成膜する。Co膜、TiN膜はいずれも例えばスパッ タリング法で成膜し、Co膜は例えば11.5nmの膜厚で形成 される。このCo膜は非酸化性雰囲気中、500℃の温度で6 0秒間のアニールを行った後、未反応のCo膜を除去し、 引き続き750℃の温度で30秒間のアニールを行う2段階 アニール法によりシリサイド化され、40nmの膜厚を有す るシリサイド電極8G、8Mのそれぞれを形成すること ができる。前述の第1の実施の形態に係る半導体集積回 路の製造プロセスで説明したように、アニールにはRTA 法が使用され、前述の未反応のCo膜の除去には例えば硫 酸と過酸化水素水との混合溶液が使用される。

【0141】nチャネルMISFETQnにおいて、シリサイ ド電極8Gはエレベーテッド電極4EのGeを含まないSi で形成された第2領域4nの少なくとも一部を第2領域 4 nの範囲内でシリサイド化することにより形成される ので、シリサイド電極8GにはGeが含まれない。さら に、シリサイド電極8Mはエレベーテッド電極5EのGe を含まないSiで形成された第2領域5nの少なくとも一 部を第2領域5nの範囲内でシリサイド化することによ り形成されるので、シリサイド電極8MにはGeが含まれ ない。同様に、pチャネルMISFETQpにおいて、シリサ イド電極8Gはエレベーテッド電極4EのGeを含まない Siで形成された第2領域4pの少なくとも一部を第2領 域4pの範囲内でシリサイド化することにより形成され るので、シリサイド電極8GにはGeが含まれない。さら に、シリサイド電極8Mはエレベーテッド電極6EのGe を含まないSiで形成された第2領域6pの少なくともー 部を第2領域6pの範囲内でシリサイド化することによ り形成されるので、シリサイド電極8MにはGeが含まれ

【0142】図32には(図23も同様) エレベーテッド電極4E、5E、6Eのそれぞれの第2領域4n、4p、5n、6pの一部を残した状態を示しているが、エ

レベーテッド電極4Eとシリサイド電極8Gとの間の接 続抵抗、エレベーテッド電極5Eとシリサイド電極8M との接続抵抗、エレベーテッド電極6Eとシリサイド電 極8Mとの接続抵抗をいずれも減少させる場合には、前 述の図24及び図25で説明したように、第2領域4 n、4p、5n、6pのそれぞれはすべてシリサイド化 されることが好ましい。

【0143】(10)前述の第1の実施の形態に係る半導体集積回路の製造プロセスと同様に、層間絶縁膜10、接続孔11、コンタクトプラグ電極12、層間絶縁膜13、接続孔14、配線15のそれぞれを順次形成することにより、前述の図23に示す本実施の形態に係る半導体集積回路が完成する。

【0144】このように構成される半導体集積回路においては、前述の第1の実施の形態に係る半導体集積回路で得られる効果に加えて、エピタキシャル成長層すなわちpチャネルMISFETQpのエレベーテッド電極6Eの第1領域6gに含まれる第2四族元素であるGeによりエレベーテッド電極6E内にドーピングされたp型不純物であるBの拡散速度を減少させることができる。従って、エレベーテッド電極6Eから拡散により形成される主電極6の高不純物濃度のp型半導体領域6Hの接合深さを浅くすることができるので、主電極(ソース電極及びドレイン電極)6のシャロー化を実現することができ、半導体集積回路の集積度を向上することができる。

【0145】さらに、エレベーテッド電極6E内でのp型不純物の活性濃度がSi中に比べて高くなり、エレベーテッド電極6E内のキャリア濃度を高くすることができる。従って、エレベーテッド電極6Eの低抵抗化並びに低電源電圧化を実現し、半導体集積回路の回路動作速度の高速化並びに低消費電力化を実現することができる。

【0146】さらに、シリサイド電極8G、8Mのそれぞれに第2四族元素であるGeが実質的に含まれないことでシリサイド電極8G、8Mのそれぞれの抵抗値を減少させることができ、nチャネルMISFETQn、pチャネルMISFETQpのそれぞれのスイッチング動作速度の高速化並びに低電源電圧化を実現することができる。従って、半導体集積回路の回路動作速度の高速化並びに低消費電力化を実現することができる。

【0147】さらに、主電極5上のエレベーテッド電極5 Eの第2領域5 nをすべて消費しシリサイド電極8 Mを形成した場合には、エレベーテッド電極5 EのSiGeからなる第1領域5 gとシリサイド電極8 Mとの間のエネルギギャップを減少させ、ショットキー障壁の高さを減少させることができるので、エレベーテッド電極5 Eとシリサイド電極8 Mとの間の接触抵抗値を減少させることができる。同様に、主電極6上のエレベーテッド電極8 Mを形成した場合には、エレベーテッド電極6 EのSiGeからなる第1領域5 gとシリサイド電極8 Mとの間のエネ

40

ルギギャップを減少させ、ショットキー障壁の高さを減少させることができるので、エレベーテッド電極 6 E とシリサイド電極 8 M との間の接触抵抗値を減少させることができる。従って、半導体集積回路の回路動作速度の高速化並びに低消費電力化を実現することができる。

【0148】 (第5の実施の形態) 本実施の形態は、前述の第4の実施の形態に係るエレベーテッド電極を有するMISFETを備えた半導体集積回路の変形例を説明するものである。

【0149】<デバイス構造>図33は本発明の第5の 実施の形態に係る半導体集積回路の相補型MISFET部分を 示す断面構造図である。図33に示す本実施の形態に係 る半導体集積回路のnチャネルMISFETQnにおいては、 前述の第4の実施の形態に係る半導体集積回路のnチャ ネルMISFETQnと基本的には同一構造で形成されるが、 ゲート電極4N上のエレベーテッド電極4Eの上面にの みシリサイド電極8Gが形成される。エレベーテッド電 極4mの側面、特に第1領域4gの側面はゲート側壁7 により覆われる。同様に、pチャネルMISFETQpにおい ては、ゲート電極 4 P上のエレベーテッド電極 4 Eの上 面にのみシリサイド電極8Gが形成され、エレベーテッ ド電極4Eの側面はゲート側壁7により覆われる。すな わち、シリサイド電極8Gは、エレベーテッド電極4E のSiGeで形成された第1領域4gをシリサイド化するこ となく、第2領域4n又は4pのSiの消費のみで形成さ れる。従って、シリサイド電極8GにはGeが実質的に含 まれないので、シリサイド電極8Gの抵抗値を減少させ ることができる。

【0150】<製造プロセス>次に、前述のMISFETを備 えた半導体集積回路の製造プロセスを説明する。図34 乃至図41は製造プロセスを各製造工程毎に示す半導体 集積回路の工程断面図である。

【0151】(1)まず、単結晶Siからなる低不純物濃度のp型半導体基板1を準備する。そして、nチャネルMI SFETQnの形成領域において半導体基板1の主面部にp型ウェル領域1Pを形成し、pチャネルMISFETQpの形成領域において半導体基板1の主面部にn型ウェル領域1Nを形成する(図34参照)。

【0152】(2)前述の第1の実施の形態に係る半導体集積回路の製造プロセスと同様に、MISFET間を含む素子形成領域間に素子分離領域2を形成する(図34参昭)。

【0153】(3)図34に示すように、nチャネルMIS FETQn、pチャネルMISFETQpのそれぞれの形成領域において、半導体基板1の主面上にゲート絶縁膜3を形成する。本実施の形態においてゲート絶縁膜3には酸化性雰囲気中で半導体基板1表面を加熱する熱酸化法で形成したSiO2膜が使用される。ゲート絶縁膜3の膜厚は、必要とする閾値電圧値により適宜設定できるが、本実施の形態においては5nmで形成される。なお、詳細な説明は

省略するが、ゲート絶縁膜3の形成前に閾値電圧を調節 するためのドーパントをチャネル形成領域にドーピング してあることが好ましい。

【0154】(4)図35に示すように、nチャネルMIS FETQn、pチャネルMISFETQpのそれぞれの形成領域に おいてゲート絶縁膜3上にゲート電極4を形成するとと もに、ゲート電極4上にダミー電極膜25を形成する。 【0155】本実施の形態において、ゲート電極4は、 前述の第4の実施の形態に係る半導体集積回路の製造プ ロセスと同様に、Si₂H₆ガスとGeH₄ガスとの混合ガスを ソースガスとするCVD法で成膜される。このCVD法におい ては、Si₂H₆ガスとGeH₄ガスのそれぞれのガス分圧及び 成膜温度を適宜制御することにより、ゲート電極4はゲ ート絶縁膜3からの距離に応じてGeの組成比を任意に変 化させることができる。ゲート電極 4 は例えば0.15 μ m の膜厚で形成され、本実施の形態においてゲート電極 4 上にはエレベーテッド電極4Eが形成されるので、ゲー ト電極4の全域がSi1-xGexで形成される。ゲート電極4 は、Si₂H₆ガスの流量が5sccm、GeH₄ガスの流量が1scc m、成膜圧力が1.3×102Pa、成膜温度が500℃、成膜時間 が38分間の条件において成膜され、この条件下において ゲート電極 4 はSiの組成比を0.84、Geの組成比を0.16と したSio.86Geo.16で形成される。ゲート電極4は、ダミ 一電極膜25とともにフォトリングラフィ技術で形成さ れたマスクを使用し、RIE等の異方性エッチングでパタ ーンニングされる。この時点において、ゲート電極4は n型不純物、p型不純物のいずれもドーピングされていな い状態にある。

【0156】ダミー電極膜25は、エレベーテッド電極4Eの側面をゲート側壁7で被覆できるように、エレベーテッド電極4Eと同等の膜厚で形成される。本実施の形態において、ダミー電極膜25にはCVD法、スパッタリング法等で成膜されたSi3N4膜が使用され、このSi3N4膜は50nmの膜厚で形成される。ダミー電極膜25にはSi3N4膜に限定されずSi02膜を使用することができるダミー電極膜25は基本的にはゲート側壁7に対して選択的な除去ができる材料で形成されていればよい。

【0157】ゲート電極4の形成後にはゲート電極4の表面を覆う絶縁膜4Aが形成される。絶縁膜4Aには例えば熱酸化法で成膜されたSiO2膜が実用的に使用できる。

【0158】(5)次に、エクステンデッドソース・ドレインプロセスを開始する。まず、図36に示すように、nチャネルMISFETQnの形成領域においてソース電極及びドレイン電極として使用する一対の主電極5を形成するために、低不純物濃度のn型半導体領域5Lを形成し、引き続きpチャネルMISFETQpの形成領域においてソース電極及びドレイン電極として使用する一対の主電極6を形成するために、低不純物濃度のp型半導体領域6Lを形成する。

42

【0159】半導体領域5Lは、ダミー電極膜25、素子分離領域2及びpチャネルMISFETQpの形成領域を覆うマスク(前述の図11参照)を耐不純物注入マスクとして使用し、イオン注入法によりp型ウェル領域1Pの主面部にn型不純物をドーピングすることにより形成される。n型不純物には拡散速度が遅くシャロー化に好適なAsが使用される。Asに対してイオン注入法における注入エネルギ量は $10\sim50$ keV、ドーズ量は $10^{14}\sim10^{15}$ atoms/cm²に設定することが一般的であるが、本実施の形態においてAsの注入エネルギ量は15keV、ドーズ量は 10^{14} atoms/cm²の条件が使用される。

【0160】半導体領域6Lは、ダミー電極膜25、素子分離領域2及びnチャネルMISFETQnの形成領域を覆うマスク(前述の図12参照)を耐不純物注入マスクとして使用し、イオン注入法によりn型ウェル領域1Nの主面部にp型不純物をドーピングすることにより形成される。p型不純物にはイオン注入分布を浅くすることができシャロー化に好適なBF2が使用される。本実施の形態においてBF2の注入エネルギ量は10keV、ドーズ量は1014atoms/cm2の条件が使用される。また、p型不純物にはBイオンやB分子イオンが実用的に使用できる。

【0161】前述のAs、BF2のそれぞれのイオン注入後には、イオン注入に伴う半導体基板1表面のダメージの回復や不純物の活性化を目的としてアニールを行うことが好ましい。

【0162】(6)図37に示すように、nチャネルMISFETQn、pチャネルMISFETQpのそれぞれの形成領域においてゲート電極4の側壁に絶縁膜4Aを介して及びダミー電極膜25の側壁にゲート側壁7を形成する。ゲート側壁7は、本実施の形態において、ダミー電極膜25との間でエッチング選択比を有するSiO2膜で形成される。SiO2膜はCVD法、スパッタリング法等により成膜され、成膜後にRIE等の異方性エッチングにより平坦部分のSiO2膜を除去することによりゲート側壁7を形成することができる。

【0163】(7)図38に示すように、ゲート電極4上のダミー電極膜25を選択的に除去する。ダミー電極膜25の除去には例えばホット燐酸が実用的に使用できる。ダミー電極膜25の除去により、ゲート電極4上には、エレベーテッド電極8Gを収納しかつこのエレベーテッド電極8Gの側面を覆うための、ゲート側壁7で周囲を囲まれたくぼみ4Dが形成される。

【0164】(8)前述の第4の実施の形態に係る半導体集積回路の製造プロセスと同様に、図39に示すように、エレベーテッド電極を形成するために、nチャネルMISFETQnの形成領域において半導体領域5L上に第1領域5g、第2領域5mのそれぞれを順次積層し、ゲート電極4上に第1領域4g、第2領域4mのそれぞれを順次積層するとともに、pチャネルMISFETQpの形成領50域において半導体領域6L上に第1領域6g、第2領域

6 mのそれぞれを順次積層し、ゲート電極 4 上に第 1 領 域4g、第2領域4mのそれぞれを順次積層する。これ 5の第1領域4g、5g、6g、第2領域4m、5m、 6 mのそれぞれは本実施の形態においてMBE法で成膜し たエピタキャル成長層で形成される。第1領域4g、5 g、6gのそれぞれは、Si2H6ガスとGeH4ガスとの混合 ガスをソースガスとして使用し、Sio.86Geo.16を10nmの 膜厚で成長させることにより形成される。第2領域4 m、5m、6mのそれぞれは、第1領域4g、5g、6 gのそれぞれの成膜後に引き続き連続的に成膜され、4 1.6mm又はそれ以上の膜厚のSiで形成される。第2領域 4m、5m、6mのそれぞれはGeH4ガスの流量を0にし 引き続きSi2H6ガスをソースガスとしてエピタキャル成 長を行うことにより形成することができる。ゲート電極 4上に形成された第1領域4g、第2領域4mのそれぞ れは前述の図38に示すくほみ4D内に形成され、第1 領域4g、第2領域4mのそれぞれの側面はゲート側壁 7で覆われる。

【0165】(9)図40に示すように、nチャネルMISFETQnの形成領域において一対の主電極5を形成するために、高低不純物濃度のn型半導体領域5Hを形成するとともに、pチャネルMISFETQpの形成領域において一対の主電極6を形成するために、高低不純物濃度のp型半導体領域6Hを形成する。

【0166】n型の半導体領域5Hは、主にnチャネルMI SFETQ n の形成領域においてエレベーテッド電極 5 E と して形成される第1領域5g及び第2領域5mにその内 部にピークを持つようにn型不純物がイオン注入により ドーピングされ、このドーピングされたn型不純物をp型 ウェル領域1P表面部分に拡散させることにより形成さ れる。本実施の形態に係る相補型MISFETはデュアルゲー ト電極構造を採用するので、n型不純物はゲート電極4 上のエレベーテッド電極 4 E として形成される第 1 領域 4g及び第2領域4mにもドーピングされ、このドーピ ングされたn型不純物はゲート電極4にも拡散され、n型 のゲート電極 4 Nが形成される。さらに、第1領域 4 g、第2領域4mのそれぞれにもn型不純物がドーピン グされこのn型不純物が活性化されるので、エレベーテ ッド電極4Eが形成され、同様に第1領域5g、第2領 域 5 mのそれぞれにもn型不純物がドーピングされこのn 型不純物が活性化されるので、エレベーテッド電極5E が形成される。n型不純物には拡散速度が遅くシャロー 化に好適なAsが使用され、本実施の形態においてAsの注 入エネルギ量は50keV、ドーズ量は3×1015atoms/cm2の 条件が使用される。

【0167】p型の半導体領域6Hは、主にpチャネルMI SFETQpの形成領域においてエレベーテッド電極6Eと して形成される第1領域6g及び第2領域6mにその内 部にピークを持つようにp型不純物がイオン注入により ドーピングされ、このドーピングされたp型不純物をn型 50 44

ウェル領域1N表面部分に拡散させることにより形成される。同様にデュアルゲート電極構造の採用により、p型不純物はゲート電極4上のエレベーテッド電極4Eとして形成される第1領域4g及び第2領域4mにもドーピングされたp型不純物はゲート電極4にも拡散され、p型のゲート電極4Pが形成される。さらに、第1領域4g、第2領域4mのそれぞれにもp型不純物がドーピングされこのp型不純物が活性化されるので、エレベーテッド電極4Eが形成され、同様に第1領域6g、第2領域6mのそれぞれにもp型不純物がドーピングされこのp型不純物が活性化されるので、エレベーテッド電極6Eが形成される。p型不純物にはイオン注入分布を浅くすることができシャロー化に好適なBF2が使用され、本実施の形態においてBF2の注入エネルギ量は40keV、ドーズ量は3×1015atoms/cm²の条件が使用される。

【0168】n型不純物、p型不純物の拡散並びに活性化はRTA等のアニールで行われる。アニールは、例えばN2ガス雰囲気中、1000℃の温度で10秒間行われる。

【0169】同図40に示す工程が終了した時点で、半 導体領域5L及び5Hからなる主電極5が形成され、n チャネルMISFETQnがほほ完成する。本実施の形態にお いて、nチャネルMISFETQ n のチャネル形成領域のアク セプター濃度は1017~1018atoms/cm3程度、主電極5の ドナー濃度は10¹⁹~10²¹atoms/cm³程度、主電極5の接 合深さは50~200nm程度で形成される。nチャネルMISFET Qnのゲート電極4Nはデュアルゲート電極構造でn型 に設定され、nチャネルMISFETQnは表面チャネル型に なるので、nチャネルMISFETQnは短チャネル効果の抑 制及び動作速度の高速化に好適で微細化を実現すること ができる。同様に、半導体領域6L及び6Hからなる主 電極 6 が形成され、pチャネルMISFET Q p がほぼ完成す る。pチャネルMISFETQpのチャネル形成領域のドナー 濃度は1017~1018atoms/cm3程度、主電極6のアクセプ ター濃度は1019~1021atoms/cm3程度、主電極5の接合 深さは50~200nm程度で形成される。pチャネルMISFETQ pのゲート電極4Pはデュアルゲート電極構造でp型に 設定され、pチャネルMISFETQpは表面チャネル型にな るので、pチャネルMISFETQ p は短チャネル効果の抑制 及び動作速度の高速化に好適で微細化を実現することが できる。

【0170】なお、n型不純物、p型不純物のそれぞれのイオン注入に際してはエレベーテッド電極4E、5E、6Eのそれぞれの表面のダメージを防止しまた汚染を防止するためにバッファ膜として例えばSiO2膜を形成することが好ましい。

【0171】 (10) 図41に示すように、nチャネルM ISFETQnのエレベーテッド電極4E上にシリサイド電極8G、エレベーテッド電極5E上にシリサイド電極8 M、pチャネルMISFETQpのエレベーテッド電極4E上 にシリサイド電極8G、エレベーテッド電極6E上にシ リサイド電極8Mのそれぞれを同一製造工程で形成す る。本実施の形態においてシリサイド電極8G、8Mの それぞれはサリサイド化によるCoSiy膜で形成される。C oSiv膜は、まずエレベーテッド電極4E、5E、6Eの それぞれの表面を露出させた後、これらの表面上含む半 導体基板1上の全面にCo膜、キャップ層としてのTiN膜 を順次成膜する。Co膜、TiN膜はいずれも例えばスパッ タリング法で成膜し、Co膜は例えば12nmの膜厚で形成さ れる。このCo膜は非酸化性雰囲気中、500℃の温度で60 秒間のアニールを行った後、未反応のCo膜を除去し、引 き続き750℃の温度で30秒間のアニールを行う2段階ア ニール法によりシリサイド化され、40nmの膜厚を有する シリサイド電極8G、8Mのそれぞれを形成することが できる。前述の第1の実施の形態に係る半導体集積回路 の製造プロセスで説明したように、アニールにはRTA法 が使用され、前述の未反応のCo膜の除去には例えば硫酸

と過酸化水素水との混合溶液が使用される。

【0172】nチャネルMISFETQnにおいて、シリサイ ド電極8Gはエレベーテッド電極4EのGeを含まないSi で形成された第2領域4nの少なくとも一部を第2領域 4 nの範囲内でシリサイド化することにより形成される ので、シリサイド電極8GにはGeが含まれない。特に、 エレベーテッド電極4Eの第1領域4gの側面はシリサ イド化の際にゲート側壁7で覆われているので、シリサ イド電極8Gには第1領域4gのGeは含まれることがな い。さらに、シリサイド電極8Mはエレベーテッド電極 5 EのGeを含まないSiで形成された第2領域5nの少な くとも一部を第2領域5 nの範囲内でシリサイド化する ことにより形成されるので、シリサイド電極8MにはGe 30 が含まれない。同様に、pチャネルMISFETQpにおい て、シリサイド電極8Gはエレベーテッド電極4EのGe を含まないSiで形成された第2領域4pの少なくとも一 部を第2領域4pの範囲内でシリサイド化することによ り形成されるので、シリサイド電極8GにはGeが含まれ ない。特に、エレベーテッド電極4Eの第1領域4gの 側面はシリサイド化の際にゲート側壁7で覆われている ので、シリサイド電極8Gには第1領域4gのGeは含ま れることがない。さらに、シリサイド電極8Mはエレベ ーテッド電極6EのGeを含まないSiで形成された第2領 40 域6pnの少なくとも一部を第2領域6pの範囲内でシ リサイド化することにより形成されるので、シリサイド 電極8MにはGeが含まれない。

【0173】なお、前述の第4の実施の形態に係る半導体集積回路の製造プロセスで説明したように、図41には(図33も同様)エレベーテッド電極4E、5E、6Eのそれぞれの第2領域4n、4p、5n、6pは一部を残した状態を示しているが、エレベーテッド電極4Eとシリサイド電極8Gとの間の接続抵抗、エレベーテッド電極5Eとシリサイド電極8Mとの接続抵抗、エレベ 50

46

ーテッド電極6Eとシリサイド電極8Mとの接続抵抗をいずれも減少させる場合には、第2領域4n、4p、5n、6pのそれぞれはすべてシリサイド化されることが好ましい。

【0174】(11)前述の第1の実施の形態に係る半 導体集積回路の製造プロセスと同様に、層間絶縁膜1 0、接続孔11、コンタクトプラグ電極12、層間絶縁 膜13、接続孔14、配線15のそれぞれを順次形成す ることにより、前述の図33に示す本実施の形態に係る 10 半導体集積回路が完成する。

【0175】このように構成される半導体集積回路においては、前述の第4の実施の形態に係る半導体集積回路で得られる効果に加えて、エレベーテッド電極4EのSiGeで形成された第1領域4gの側面がゲート側壁7で覆われた状態でシリサイド化によりシリサイド電極8Gが形成されるので、シリサイド電極8Gにはより一層Geが含まれない。従って、シリサイド電極8Gの抵抗値を減少させることができる。

【0176】なお、本発明は前述の実施の形態に限定されない。例えば、本発明は、半導体領域で形成されたエミッタ電極(主電極)上にエピタキシャル成長層で形成されたエレベーテッドエミッタ電極を形成するバイポーラトランジスタを備えた半導体集積回路に適用することができる。さらに、本発明は、半導体領域で形成されたアノード電極又はカソード電極(主電極)上にエピタキシャル成長層で形成されたエレベーテッドアノード電極又はエレベーテッドカソード電極を形成するダイオード素子を備えた半導体集積回路に適用することができる。

[0177]

【発明の効果】本発明は、第1に、ゲート電極にドーピングされた不純物のチャネル領域側への漏れを防止することにより、安定した閾値電圧を得ることができ、電気的信頼性を向上させることができるMISFETを備えた半導体集積回路を提供することができる。

【0178】本発明は、第2に、ゲート電極にドーピングされた不純物の濃度を全域にわたって充分に確保し、ゲート電極の空乏層化を防止することにより、安定した関値電圧を得ることができ、電気的信頼性を向上させることができるMISFETを備えた半導体集積回路を提供することができる。

【0179】本発明は、第3に、第1並びに第2の効果を同時に得ることができる半導体集積回路を提供することができる。特に、本発明は、相補型MISFETのいずれのチャネル導電型のMISFETにおいても安定した閾値電圧を得ることができ、電気的信頼性を向上させることができる半導体集積回路を提供することができる。

【0180】本発明は、第4に、第1乃至第3の効果の少なくともいずれか1つの効果を得ることができ、さらにMISFETの微細化を図り、集積度を向上させることができる半導体集積回路を提供することができる。

47

【0181】本発明は、第5に、第1乃至第3の効果の 少なくともいずれか1つの効果を得ることができ、さら にMISFETのスイッチング動作速度の高速化並びに低電源 電圧化を実現することができ、回路動作速度の高速化並 びに低消費電力化を実現することができる半導体集積回 路を提供することができる。特に本発明は、MISFETのゲ ート電極に備えたシリサイド電極の抵抗値を減少させる ことにより、MISFETのスイッチング動作速度の高速化並 びに低電源電圧化を実現することができ、回路動作速度 の高速化並びに低消費電力化を実現することができる半 10 導体集積回路を提供することができる。

【0182】本発明は、第6に、第1乃至第5の効果の 少なくともいずれか1つの効果を得ることができ、さら に製造工程数を低減させることができる半導体集積回路 の製造方法を提供することができる。特に、本発明は、 相補型MISFETの製造工程数を低減させることができる半 導体集積回路の製造方法を提供することができる。

【0183】本発明は、第7に、エレベーテッド電極を 備えたMISFETのソース電極及びドレイン電極(主電極) のシャロー化を図り、MISFETの微細化を実現することに より、集積度を向上させることができる半導体集積回路 を提供することができる。

【0184】本発明は、第8に、第7の効果を得ること ができ、さらにエレベーテッド電極の低抵抗化並びに低 電源電圧化を実現し、回路動作速度の高速化並びに低消 費電力化を実現することができる半導体集積回路を提供 することができる。

【0185】本発明は、第9に、第7又は第8の効果を 得ることができ、さらにエレベーテッド電極とシリサイ ド電極との接触抵抗値を減少させ、回路動作速度の高速 化並びに低消費電力化を実現することができる半導体集 積回路を提供することができる。

【0186】本発明は、第10に、第7乃至第9の効果 を得ることができ、さらに製造工程数を低減させること ができる半導体集積回路の製造方法を提供することがで きる。

【0187】本発明は、第11に、第1乃至第10の効 果の少なくとも2以上の効果を同時に得ることができる 半導体集積回路又は半導体集積回路の製造方法を提供す ることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る半導体集積回 路の相補型MISFET部分を示す断面構造図である。

【図2】本発明の第1の実施の形態に係る相補型MISFET の平面図である。

【図3】(A)は本発明の第1の実施の形態に係るnチ ャネルMISFETの詳細な要部断面構造図、(B)は本発明 の第1の実施の形態に係るpチャネルMISFETの詳細な要 部断面構造図である。

【図4】本発明の第1の実施の形態に係るゲート電極表 50

48

面からの深さとSiGe組成比との関係を示す図である。

【図5】本発明の第1の実施の形態に係るゲート電極表 面からの深さとSiGe組成比とAs濃度との関係を示す図で ある。

【図6】本発明の第1の実施の形態に係るゲート電極表 面からの深さとSiGe組成比とB濃度との関係を示す図で ある。

【図7】本発明の第1の実施の形態に係る製造プロセス を各製造工程毎に示す半導体集積回路の工程断面図であ

【図8】本発明の第1の実施の形態に係る半導体集積回 路の工程断面図である。

【図10】本発明の第1の実施の形態に係る半導体集積

【図11】本発明の第1の実施の形態に係る半導体集積

回路の工程断面図である。

【図13】本発明の第1の実施の形態に係る半導体集積

【図14】本発明の第1の実施の形態に係る半導体集積

【図15】本発明の第1の実施の形態に係る半導体集積 回路の工程断面図である。

【図16】本発明の第1の実施の形態に係る半導体集積 回路の工程断面図である。

回路の工程断面図である。

【図18】本発明の第1の実施の形態に係る半導体集積

【図19】本発明の第1の実施の形態に係る半導体集積 回路の工程断面図である。

【図20】本発明の第2の実施の形態に係るゲート電極 の表面からの深さとSiGe組成比との関係を示す図であ

【図21】本発明の第2の実施の形態に係るゲート電極 の表面からの深さとSiGe組成比との関係を示す図であ る。

【図22】(A)、(B)、(C)、(D)、(E)は いずれも本発明の第3の実施の形態に係る半導体集積回 路のnチャネルMISFETの詳細な要部断面構造図である。

【図23】本発明の第4の実施の形態に係る半導体集積 回路の相補型MISFET部分を示す断面構造図である。

【図24】本発明の第4の実施の形態に係るエレベーテ ッド電極の表面からの深さとSiGe組成比との関係を示す 図である。

【図25】本発明の第4の実施の形態に係るエレベーテ ッド電極の表面からの深さとSiGe組成比との関係を示す

【図9】本発明の第1の実施の形態に係る半導体集積回 路の工程断面図である。

回路の工程断面図である。

回路の工程断面図である。 【図12】本発明の第1の実施の形態に係る半導体集積

回路の工程断面図である。

回路の工程断面図である。

【図17】本発明の第1の実施の形態に係る半導体集積

回路の工程断面図である。

図である。

【図26】本発明の第4の実施の形態に係る製造プロセスを各製造工程毎に示す半導体集積回路の工程断面図である。

【図27】本発明の第4の実施の形態に係る半導体集積 回路の工程断面図である。

【図28】本発明の第4の実施の形態に係る半導体集積 回路の工程断面図である。

【図29】本発明の第4の実施の形態に係る半導体集積 回路の工程断面図である。

【図30】本発明の第4の実施の形態に係る半導体集積 回路の工程断面図である。

【図31】本発明の第4の実施の形態に係る半導体集積 回路の工程断面図である。

【図32】本発明の第4の実施の形態に係る半導体集積 回路の工程断面図である。

【図33】本発明の第5の実施の形態に係る半導体集積 回路の相補型MISFET部分を示す断面構造図である。

【図34】本発明の第5の実施の形態に係る製造プロセスを各製造工程毎に示す半導体集積回路の工程断面図で 20 ある。

【図35】本発明の第5の実施の形態に係る半導体集積 回路の工程断面図である。

【図36】本発明の第5の実施の形態に係る半導体集積 回路の工程断面図である。

【図37】本発明の第5の実施の形態に係る半導体集積 回路の工程断面図である。 50

*【図38】本発明の第5の実施の形態に係る半導体集積 回路の工程断面図である。

【図39】本発明の第5の実施の形態に係る半導体集積回路の工程断面図である。

【図40】本発明の第5の実施の形態に係る半導体集積回路の工程断面図である。

【図41】本発明の第5の実施の形態に係る半導体集積 回路の工程断面図である。

【符号の説明】

10 1 半導体基板

1P, 1N ウェル領域

2 素子分離領域

3 ゲート絶縁膜

4 P, 4 N ゲート電極

4 p, 4 n, 5 n, 6 p 第 2 領域

4g, 5g, 6g 第1領域

5, 6 主電極

5 L, 5 H, 6 L, 6 H 半導体領域

4E, 5E, 6E エレベーテッド電極

20 7 ゲート側壁

8G, 8M シリサイド電極

10,13 層間絶縁膜


11,14 接続孔

12 コンタクトプラグ電極

15 配線


Qn, Qp MISFET

【図1】




1 半導体基板
1P,1N ウェル領域域
3 ヴート電域域域
3 ゲート電標線膜
4P,4N ゲート電標(Si) 4g,4n 第1領域域(Si) 4g ソーダイ (Si) 4g (Si) 4g (Si) 4g (Si) 4g (Si) 4g (Si) 6g (Si) 6

【図2】




【図27】



【図3】


 $(A) \qquad (B)$ $Qn \qquad Qp$ $8G(CoSiz) \qquad \begin{pmatrix} 4n(n-Si) \\ 4g(SiGe) \end{pmatrix} 4N \qquad 4P \begin{pmatrix} 4p(p-Si) \\ 4g(SiGe) \end{pmatrix} \qquad \begin{pmatrix} 8G(CoSiz) \\ 4g(SiGe) \end{pmatrix}$

【図4】




【図5】


ر نظر ا




【図6】



【図7】



【図8】




[图 9]


[图 9]


[图 1]

[图 1]





【図10】







【図12】












【図17】




【図18】




【図19】




【図20】




【図21】




【図24】




【図22】




【図23】




【図25】




【図26】




【図28】




【図29】




【図30】




【図31】



【図32】




【図33】




域 (SiGe) 電極又はドレイン電極


4p,4n,5n,6j 4g,5g,68 5,6 5L,5H 6L,6H 4E,5E,6E 7 8G,8M 10,13 11,14 12

【図34】



【図35】





フロントページの続き

(72)発明者 水島 一郎 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内

Fターム(参考) 4M104 AA01 BB36 BB39 CC01 CC05 DD02 DD16 DD43 DD65 DD84 FF13 GG10 HH14 HH20 5F040 DA06 DA10 DA13 DB03 DC01 EB03 EC02 EC05 EC07 EC13 EF02 EF14 EH02 EJ03 EK05 FA07 FA12 FB02 FC06 FC09 FC21 5F048 AA01 AA07 AA09 AB01 AB03 AC03 BA01 BB04 BB08 BB10 BB13 BB16 BB17 BB18 BC05 BC06 BC15 BC18 BD04 BE03 BF07 BF11 BF16 BG13 DA25

DA27

We will be to have the

THIS PAGE BLANK (USPTO)